“H03K3/356”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果415个，建议您升级VIP下载更多相关专利

[实用新型]一种光传感器的施密特触发器电路-CN202320616136.X有效
发明人：桑田;杨柳 -专利权人：美芯晟科技（北京）股份有限公司
申请日： 2023-03-23 - 公布日： 2023-07-18 - 主分类号： H03K3/3565 文献下载
摘要：本申请提供一种光传感器的施密特触发器电路，在触发器电路的第一PMOS管的源极连接了第一降压PMOS管，使第一PMOS管消耗第一降压PMOS管的阈值电压大小的电压，第一PMOS管的栅源电压差减小，在VDD–Vth_m0‑Vth_m1VinVDD–Vth_m1范围内也不会产生漏电，Vth_m0为第一降压PMOS管的阈值电压，Vth_m1为第一PMOS管的阈值电压。同时，由于PMOS管的栅源电压的减小，施密特触发器的负向阈值电压也随之降低，从而在一定低压范围内，能够避免出现负向阈值电压太高导致输出信号无法识别逻辑1或错误识别逻辑0的情形。
一种传感器施密特触发器电路

[发明专利]用于解决CMOS反相器启动过程中嵌套控制的逻辑电路-CN202310316601.2在审
发明人：马学龙 -专利权人：江苏润石科技有限公司
申请日： 2023-03-24 - 公布日： 2023-06-30 - 主分类号： H03K3/3565 文献下载
摘要：本发明公开用于解决CMOS反相器启动过程中嵌套控制的逻辑电路，属于基本电子电路的技术领域。该逻辑电路包括：施密特触发单元、缓冲单元、比较单元，在参考电压不满足CMOS反相器启动条件时由电源电压使能反相器，而在参考电压满足反相器启动条件时通过比较参考电压和施密特触发单元翻转电压选择反相器使能信号，实现降低CMOS反相器输入高电平的最小值VIH和直通电流ΔICC的目的。
用于解决 cmos 反相器启动过程嵌套控制逻辑电路

[发明专利]施密特电路-CN202211274068.X在审
发明人：菅野纯一;今井靖 -专利权人：艾普凌科株式会社
申请日： 2022-10-18 - 公布日： 2023-06-30 - 主分类号： H03K3/3565 文献下载
摘要：本发明提供一种施密特电路，即便在连接于未取得阻抗匹配的通信总线而在输入信号叠加有反射噪声的情况下，施密特电路的输出也不产生颤动。本发明的施密特电路包括第一信号检测电路、第二信号检测电路、锁存器电路、选择信号生成电路、第一输入端子及第一输出端子，第一信号检测电路连接于第一输入端子、锁存器电路及选择信号生成电路，第二信号检测电路连接于第一输入端子、锁存器电路及选择信号生成电路，锁存器电路连接于选择信号生成电路和输出端子，选择信号生成电路具有延迟电路。
施密特电路

[发明专利]用于双焊盘电压电平移位器的静态和间歇动态多偏置核心-CN202180067389.X在审
发明人： A·普拉斯瓦拉;W·J·陈;C-G·谭;R·贾里里泽纳里 -专利权人：高通股份有限公司
申请日： 2021-09-23 - 公布日： 2023-06-23 - 主分类号： H03K3/356 文献下载
摘要：集成电路中的输出驱动器包括电压移位器。输出驱动器具有被配置为响应于输入信号而提供低电压信号的低电压部分和被配置为响应于输入信号而提供高电压信号的高电压部分。第一偏置电路被配置为向高电压部分中的第一晶体管提供偏置，使得该偏置在输出信号中的转换期间被修改。第二偏置电路被配置为当输出信号处于低电压电平时导通高电压部分中的第二晶体管。第二晶体管被配置为使第一晶体管的端子放电。输入信号在0伏和0.9伏之间切换。输出信号在0伏和1.2伏之间或者0伏和1.8伏之间切换。
用于双焊盘电压电平移位静态间歇动态偏置核心

[发明专利]信号线驱动电路-CN202180067827.2在审
发明人：吉冈雅树 -专利权人：索尼半导体解决方案公司
申请日： 2021-09-29 - 公布日： 2023-06-23 - 主分类号： H03K3/356 文献下载
摘要：[问题]为了抑制信号线电压的变化。[解决方案]一种用于驱动多条信号线的信号线驱动电路，包括：基准电压生成单元，用于在驱动多条信号线之前的第一时间段内生成电压电平根据时间而变化的基准电压；电流保持单元，对应于信号线设置以保持根据信号线上的负载和基准电压的时间变化的电流；以及电流控制单元，在经过第一时间段之后的第二时间段内用于允许由电流保持单元保持的电流流入对应的信号线以生成信号线的驱动电压。
信号线驱动电路

[发明专利]高速电平移位器-CN201880021771.5有效
发明人：郑春明;陈薄弘;F·阿梅德;晶昌镐;允思相;D·李 -专利权人：高通股份有限公司
申请日： 2018-03-12 - 公布日： 2023-06-23 - 主分类号： H03K3/356 文献下载
摘要：一种电路(200)包括输出节点(OUT)和被配置为基于第一电压域中的输入信号(VDDL)在输出节点处提供第二电压域中的输出信号(VDDH)的交叉耦合的成对半导体器件(204，214)。该电路还包括耦合到输出节点的上拉辅助电路(230)；以及耦合到上拉辅助电路的前瞻电路(220)，其中前瞻电路被配置为当第二电压域中的反相输出信号的电压电平存在从第二电压域的高电压电平到第二电压域的低电压电平的降低时，引起上拉辅助电路辅助增加输出节点处的电压电平。
高速电平移位

[发明专利]一种强锁存结构的D触发器电路-CN202110921437.9有效
发明人：卢文娟;孙雨佳;朱志国;吕盼稂;彭春雨;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学;合肥海图微电子有限公司;合肥市微电子研究院有限公司
申请日： 2021-08-11 - 公布日： 2023-06-23 - 主分类号： H03K3/3562 文献下载
摘要：本发明公开了一种强锁存结构的D触发器电路，包括依次连接的四个逻辑输入反相器、强锁存电路、两个传输门，强锁存电路包括两个NMOS晶体管，四个PMOS晶体管，左侧部分的晶体管依次串联，右侧部分的晶体管同样依次串联，两侧部分构成强锁存结构；PMOS晶体管PM6栅极与Q节点相连，PMOS晶体管PM8栅极与Q非节点相连，相互构成负反馈回路；强锁存电路接收四个逻辑输入反相器给进来的方波信号，并保存在Q和Q非节点，每次转换能减少左侧或右侧部分的电流从VDD流入GND，从而大大减少动态泄漏。上述电路解决了传统锁存器泄露功耗和信号翻转的过程中短路功耗大的问题，降低了整个芯片设计的功耗。
一种强锁存结构触发器电路

[实用新型]延迟增强反向器、缓冲器及半导体装置-CN202320119675.2有效
发明人：黄奕云;林峰;谢思亮;李萍萍;孟庆超 -专利权人：台湾积体电路制造股份有限公司;台积电（南京）有限公司
申请日： 2023-02-06 - 公布日： 2023-06-23 - 主分类号： H03K3/356 文献下载
摘要：一种延迟增强反向器、缓冲器及半导体装置，延迟增强反向器包括：非延迟增强反向器，其在第一节点处具有输出，在第二节点处具有输入；及在第一节点与第二节点之间反馈耦合的电容性装置。电容性装置包括：在第一节点与第二节点之间反馈耦合的第一正通道金属氧化物场效晶体管，第一正通道金属氧化物场效晶体管具有电容器组态；及在第一节点与第一参考电压之间反馈耦合的第一负通道金属氧化物场效晶体管，第一负通道金属氧化物场效晶体管具有电容器组态。
延迟增强反向缓冲器半导体装置

[发明专利]施密特触发器-CN202111508179.8在审
发明人：张涛 -专利权人：华大半导体有限公司
申请日： 2021-12-10 - 公布日： 2023-06-13 - 主分类号： H03K3/3565 文献下载
摘要：本发明提供了一种施密特触发器，包括：输入电路，被配置为根据输入电压生成转换电位，并将转换电位提供至转换电路；转换电路，被配置为根据转换电位生成用于输出电路的输出电压，所述转换电路包括：第一转换晶体管和第二转换晶体管，被配置为根据转换电位向输出电路提供输出电压；第一防闩锁晶体管，连接在第一转换晶体管和地之间；以及第二防闩锁晶体管，连接在第二转换晶体管和电源电压之间；以及输出电路，被配置为根据输出电压输出最终输出电位值。
施密特触发器

[发明专利]锁存器装置及其操作方法-CN202210048460.6在审
发明人：约瑟夫·伊丹萨;拉米亚·玛斯拉克 -专利权人：南亚科技股份有限公司
申请日： 2022-01-17 - 公布日： 2023-06-06 - 主分类号： H03K3/356 文献下载
摘要：一种锁存器装置包括差分对、差分电路及时钟门电路。差分对接收差分输入信号，且差分电路对差分输入信号执行逻辑运算。时钟门电路被配置成根据时钟信号将供应电压从电力供应节点供应到第一连接节点。时钟门电路包括独立参考电路及相依参考电路。独立参考电路被配置成根据时钟信号控制电力供应节点与第一连接节点之间的第一电力路径。相依参考电路被配置成根据时钟信号及第一控制信号控制电力供应节点与第一连接节点之间的第二电力路径，其中第一控制信号是根据差分输入信号中的一者的电压电平确定。
锁存器装置及其操作方法

[发明专利]一种脉冲发生器超快沿整形与压缩的方法-CN202211710826.8在审
发明人：董立志;朱卫国;罗阳 -专利权人：中电科思仪科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-05-30 - 主分类号： H03K3/356 文献下载
摘要：本发明公开了一种脉冲发生器超快沿整形与压缩的方法，采用由砷化镓工艺制备的分布式功率放大器，非线性传输线集成在砷化镓基片上，即在线性传输线上等间隔地放置非线性的电容，当有脉冲信号经过时，其上升沿低电压部分小于高电压部分的传输速度，其上升时间得到压缩，因此输出的脉冲信号的上升时间变短。采用本发明方法产生的脉冲边沿陡峭、边沿时间短至10ps，而且与输入信号相关性低，非线性传输线的方式还具有传输频率高、波形质量高、输出幅度大的优点。
一种脉冲发生器超快沿整形压缩方法

[发明专利]一种动态锁存器-CN202211720323.9在审
发明人：李寒 -专利权人：上海安路信息科技股份有限公司
申请日： 2022-12-30 - 公布日： 2023-05-23 - 主分类号： H03K3/356 文献下载
摘要：本申请涉及集成电路领域，公开了一种动态锁存器，可以分别控制NMOS管和PMOS管的工作电平，提高动态锁存器的性能和工作速度，并使整个电路工作于更低的电源电压下。该动态锁存器包括放大级、第一再生级以及第二再生级。每一个再生级包括两个交叉耦合的反相器，反相器的每一个包括1个NMOS管和1个PMOS管。放大级的输出耦合到第一再生级、第二再生级的输入，第一再生级的输出为第二再生级的NMOS管提供偏置和信号，第二再生级的输出为第一再生级的PMOS管提供偏置和信号。
一种动态锁存器

[发明专利]单位时间间隔宽脉冲生成器、并串转换电路及方法-CN202211576189.X在审
发明人：潘权;伍伟涛;吴泓志;程旭旭;罗雄师 -专利权人：南方科技大学
申请日： 2022-12-07 - 公布日： 2023-05-23 - 主分类号： H03K3/356 文献下载
摘要：本发明公开了一种单位时间间隔宽脉冲生成器、并串转换电路及方法，单位时间间隔宽脉冲生成器包括：数据信息提取单元、脉冲生成单元与预充电单元；其中，所述数据信息提取单元接入电源电压，所述数据信息提取单元用于接收输入数据并判断所述输入数据的类型；所述脉冲生成单元接入电源电压与时钟信号，并与所述数据信息提取单元连接，所述脉冲生成单元用于根据所述时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；所述预充电单元接入电源电压并与所述数据信息提取单元连接，所述预充电单元用于在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势。本发明能够提高并转串电路的工作速率。
单位时间间隔脉冲生成器转换电路方法

[实用新型]一种施密特触发电路及振荡电路-CN202320001524.7有效
发明人：孙占龙;梁佩俊 -专利权人：深圳市美矽微半导体有限公司
申请日： 2023-01-03 - 公布日： 2023-05-23 - 主分类号： H03K3/3565 文献下载
摘要：本实用新型公开了一种施密特触发电路及振荡电路,包含触发电路U1，包含PMOS管与NMOS管，所述的PMOS管包含第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4与第五PMOS管MP5，所述的NMOS管包含第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4与第五NMOS管MN5，本实用新型中的施密特触发电路包含具有温度与电压补偿作用的电路结构，此电路结构可以大幅减少振荡电路在不同工作温度与工作电压下输出的频率偏差，本实用新型能够满足对频率精度要求较高的应用场景。
一种施密特触发电路振荡

[发明专利]一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器-CN202211493609.8在审
发明人：李同德;赵元富;杜芊;苑靖爽;孙雨;隋成龙;曹炜亦 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-11-25 - 公布日： 2023-05-16 - 主分类号： H03K3/356 文献下载
摘要：本发明涉及一种适用于FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器结构,属于抗辐射集成电路设计技术领域。通过增加冗余锁存结构，抑制由瞬时剂量率辐射导致的电源塌陷所引起的触发器输出数据翻转和扰动。冗余锁存结构采用与触发器主体结构不同的电源供电，并进行版图加固设计。整体电路采用晶体管堆叠结构，提高触发器抗瞬时剂量率辐射的能力。本发明的设计基于商用规则，可操作性强，易实现。
一种 fdsoi 工艺双电源冗余瞬时剂量率辐射加固触发器