[发明专利]集成电路封装盒的保全结构

说明书

本发明涉及一种集成电路封装盒的保全结构，特别是一种能保护封装盒不会受到不正当外力侵入，确保集成电路内存资料安全性的设计。

一些电子电路的设计领域中，多以程式设计出欲达到功能的软件后，烧录至集成电路内构成单晶片控制的个体，其中内含的程式多为不欲人所知的程式码，因此为了达到保护集成电路的目的，最为简单、成本低廉的方法，就是在集成电路外制作一封装盒，藉由密闭盒体，防止未经允许的人盗拷集成电路内的程式码，而泄漏商机。

然而，一般的封装盒仅是单纯的盒体，任何有心机的人可利用破坏的方式，诸如，电钻、敲打的方式，只要不伤及集成电路，均可从中盗得程式码。显然一般的封装盒体并不能满足实际的保密需求。因此，为避免发生此类以外力直接破坏的情况，封装盒的保全措施是必需的。

本发明的主要目的，是提供一种集成电路封装置盒的保全结构，它在封装盒内设置多个成对的侦测电路板，上层的电路板上蚀刻出横向线路，下层电路板则为纵向线路，该纵向与横向线路间并以零欧姆的电组连结，以构成横纵穿叉的保全网，并藉由插座连结于集成电路板的插槽中，该集成电路利用软件以乱数方式选择一侦测接脚输出一信号，藉此信号是否在前述电路板的线路中完成一电气回路而判定集成电路封装盒是否遭到不正当手段侵入。

本发明的另一个目的，是为使集成电路封装盒在不工作时仍具有侦测的保全措施，提供一电池供电，使集成电路不断送出侦测信号，以避免集成电路不工作时被不正当侵入。

本发明的再一目的，是当侦测到侵害时，该集成电路即锁定内含程式码，使他人无法盗拷。

本发明的又一目的是使该侦测电路板构成更为细密的保全网，可采用至少一组以上的配对，使侦测的结果更为精确，及不论在封装盒的各个角落均无法下手破坏。

为达到上述目的，本发明提供了一种集成电路封装盒的保全结构，其特征在于它包括有：至少一组层叠的侦测电路板，每一组侦测电路包括一蚀刻有纵向线路的电路板，及蚀刻有横向线路的电路板，该纵向与横向线路上钻有孔，供电阻连结构成电气回路，并将结合点整合至插座；及一集成电路板，其上设有插座供上述的插座插接，并至少有一接脚连通该插座，以输出信号检测电气回路是否断开。

现结合附图所示的实施例详细说明本发明的结构及功能。其中：

图1是本发明封装体与集成电路结合的剖视图；

图2是本发明的侦测电路板第一实施例图；

图3是本发明图2中第一实施例的剖面图；

图4是本发明的侦测电路板第二实施例图；

图5是本发明集成电路板的俯视图。

符号说明：

10上盒体      11螺孔     12螺丝      20下盒体    21螺孔

30集成电路板  31集成电路元件    32插座  33电池   34连结点

40侦测电路板  41上层电路板  42下层电路板  43电阻

44第一层侦测电路板          45第二层侦测电路板

46第三层侦测电路板          47第四层侦测电路板   48插座

如图1所示，该封装盒包括有上盒体10与下盒体20，其分别组装在集成电路板30的两侧，将集成电路板30上的集成电路元件31封闭，该上盒体10与下盒体20设有相对应的螺孔11、21，藉由螺丝12锁合于一体。

如图2和3所示，本发明的上盒体10及下盒体20的内缘面设有多个侦测电路板40，这些侦测电路板40是以成对方式设置的，上层电路板41上蚀刻出横向线路，下层电路板42则为纵向线路，该纵向与横向线路的交接位置上施以钻孔，并以零欧姆的电阻43连结，构成横纵穿叉的保全网。举例来说(如图2和3)，上层电路板41可以是以一定间距蚀刻出多条横向线路(如V₁、V₂、V₃...)，下层电路板42则以一定间距蚀刻划出多条纵向线路(如H₁、H₂、H₃...)，并在线路的边缘以零欧姆的电阻43衔接上、下层侦测电路板41、42的横向与纵向线路，而构成相互导通且成棋盘状的保全网。

为顾及两层侦测电路板41、42无法达到封装体的所有区域，因此为提高保全的层次，可以使用更多层的电路板层叠，以构成更大且密的保全网。下面将结合图4对四层侦测电路板再作说明。