[发明专利]窄禁带源漏区金属氧化物半导体场效应晶体管

说明书

本发明属半导体器件技术领域，特别涉及金属氧化物半导体场效应晶体管。

众所周知，金属氧化物半导体场效应晶体管(MOSFET)从六十代问世以来，由于其结构和制造工艺简单，已成为用途十分广泛且特别适合集成的基础器件。这种传统的MOSFET，不论它是由Si、SiC材料还是由III-V族化合物材料制成，对每一个器件它均是由同一种材料(Si、SiC或III-V族化合物材料)制成衬底和源区(S)、漏区(D)，只是导电类型与掺杂浓度不同而已，在本复明中，我们称它为同质源、漏区。由于此MOSFET结构本身不可避免地存在pnp或npn寄生双极晶体管(BJT)，这使得MOSFET的源漏击穿电压BV_DS由寄生BJT的BV_CEO决定(BV_CEO为寄生BJT的基极开路时集电极—发射极击穿电压)，众所周知，寄生BJT的BV_CBO(发射极开路时集电极—基极击穿电压)与BV_CEO之间的关系为： BV CEO = BV CBO / β ]]>式中β为寄生BJT的共发射极电流增益。也就是说，当寄生BJT存在时，传统MOSFET的，即它使传统MOSFET的击穿电压BV_BS降低了倍，这为器件的应用带来了一系列问题；另外，由至少一对互补P沟MOSFET和N沟MOSFET组成的CMOS集成电路(CMOS IC)，其结构本身不可避免地存在寄生npn和pnp晶体管组成的四层晶闸管结构，当寄生npn和pnp的共发射极电流增益的乘积：

              β_npn×β_pnp≥1得到满足时，CMOS IC产生闭锁，这将影响IC的可靠性，并限制了电路性能的提高。为此，人们采用了一系列措施来减小寄生BJT的β，以期减小寄生BJT对MOS器件击穿电压BV_DS的影响和使CMOS IC产生闭锁的问题，诸如，采用源(S)极与衬底的短路结构(即寄生BJT的发射极与基极的短路结构)，以及在CMOS IC采用双埋层衬底、隔离环、伪收集结等等，但由于半导体体电阻的存在，理想的短路结构难于实现，再加上短路结构本身还存在增加了芯片面积和单位面积导通电阻Rons等问题，使寄生BJT对MOS器件和含有该MOC器件IC的影响得不到根本克服。

针对传统MOSFET存在的上述问题，本发明的目的在于提出一种新结构的MOSFET，使之能较彻底地消除寄生BJT对MOS器件耐压的影响，和由新结构MOSFET组成的CMOS集成电路不存在闭锁问题，而且实现工艺容易，且不增大芯片面积。

依据发明任务，本发明提出了窄禁带源漏区金属氧化物半导体场效应晶体管(简称MOHET)，其特征是在已有的金属化物半导体场效应晶体管(MOSFET)的基础上，其源区采用了窄禁带异质材料或源、漏区均采用了窄禁带异质材料构成一簇P沟(N沟)MOHET，如图1、图2所示。

图1给出的窄禁带源区金属氧化物半导体场效应晶体管(MOHET)，其特征是它的源区采用了窄禁带异质材料，它包括：在衬底1的一个面上相隔设置有与衬底1反型的高掺杂浓度异质源区2和高掺杂浓度同质漏区3，所述的2、3两区之间为沟道区4，在所述的部分源区和漏区表面及沟道区4表面上形成有栅绝缘介质膜6，从所述的源区2表面、沟道区4上方栅绝缘介质膜表面及漏区3表面形成有导电性能良好的电极并相应引出S、G、D极。

图2给出了本发明的MOHET，其特征是它的源区和漏区均采用了窄禁带异质材料，它包括：在衬底1的一个面上相隔设置有与其反型的高掺杂浓度窄禁带异质源区2和高掺杂浓度窄禁带异质漏区5，在所述的2、5两区之间为沟道区4，在所述的部分源区和漏区表面及沟道区4表面上形成有栅绝缘介质膜6，从所述源区2表面、沟道区4上方栅绝缘介质膜表面及漏区5表面形成有导电性能良好的电极并相应引出S、G、D极，构成S、D完全对称的MOHET。这种结构的S、D可以互换使用，且制造方便。