[发明专利]用于电子封装的超薄贵金属涂层

说明书

本发明涉及一种特别适用于集成电路元件封装的可焊接的超薄贵金属保护涂层。

具有密封于保护外壳中的一个集成电路(IC)单元和一个引线框架的集成电路(IC)元件，广泛应用于多种产品之中，包括消耗性电子仪器、家用设备、计算机、汽车、电信装置、机器人技术和军用设备。IC单元包括：集成电路芯片，具有一或多个IC芯片的混合集成电路组件，以及其他的制作于塑料或陶瓷支座上的电子元件。

一种将IC单元与IC元件外部电路互连的方法是采用一个引线框架的形式。引线框架由高导电性能的材料如铜或铜合金制成，或把一个金属坯压印或刻蚀成几个引线(或指状引线)来确定一个中心区域以安装IC单元。引线框架通常包括一个安装片和几个从此安装片相邻位置伸出的分离的引线条。在那些没有这种安装片的场合，则是这样地来作引线，即把引线端与IC单元的周边交叠或使引线端与IC单元相接或离开一段距离。

有几种连接工艺可用于连接一个封装中的引线框架与IC元件。这些工艺包括金属丝接合、焊接、小片连接和密封。最常用的是金属丝接合和焊接。所有情况下，连接都需要引线框架表面具备特殊的质量。最常见的是要求此种表面一定是无氧化物的，并易于同其他元件，例如同金或铝引线，填充有环氧树脂或焊料的银相互作用。为了能以可重复的方式获得这种连接，引线框架表面的光洁度起着重要作用。

引线框架坯料一般是在引线框架的表面镀了一层镍。镍镀层用来作为一个阻挡层，阻止引线框架表面上铜向内部扩散和铜反应物如铜氧化物和铜硫化物的形成。可惜，厚度小于400微英寸(10.2微米)的镍层含有孔隙，通过这些孔隙会发生铜向引线框架表面的迁移和扩散。但是厚度超过400微英寸的镍层又会在引线最终弯曲时引起裂痕。

为了消除或者至少是减小铜向不到400微英寸厚的镍层扩散的效应，所做的一种尝试是在镍层的顶部淀积一薄层钯或钯/镍合金(参见1987年12月23日公布的欧洲专利申请号为0250146的专利文献)。然而，铜的腐蚀物，包括氧化物、硫化物和铜的其他反应产物会不断地出现在引线框架上，污染引线框架的表面并降低了它的与金属丝接合和焊接的能力。克服这些缺点的进一步尝试是在铜基底上镀上若干层：从铜基底开始，依序包括一个5微英寸(127纳米)厚的镍的触击电镀(strike)层，一个3微英寸(76纳米)厚的钯/镍合金层，一个镍层和一个钯层。镍的触击电镀层和钯/镍合金层用作阻挡层，阻止铜离子移到引线框架的表面以便允许使用较薄(小于400微英寸)的镍层(参见1989年10月4日公布的欧洲专利申请号为0335608的专利文献)。但是，这种层的组合也无法作出一种产品，可以抵抗密封元件制作过程中需要的工艺步骤所带来的各种效应。

引线表面的镍和镍生成物如氧化镍的存在，与铜和铜生成物的存在相比，从可焊性这一点而言对于引线表面具有更大的利害关系。这种表面上少至5％甚至更少的镍原子就会对此表面的可焊性产生不利影响。镍和镍生成物，由于各种工艺步骤中效应的存在，包括高温和氧化状态，会扩散到前述的若干相叠层的金属元件中并与之相互作用。镍生成物，如镍氧化物，影响焊接与接合工艺。此外，这类反应产物难以用常规的酸清洗除去。

公布于1994年11月1日的授予J.A.Abys等人的美国专利5360991号，描述了一种引线框架，它包括一种基底金属，一种位于此基底金属上的镍层和一种位于此镍层上的保护性组合式金属层。这一组合层从镍层开始依次包括一种钯的触击电镀或软金的触击电镀层，一种钯-镍合金层，一种钯层和一种金层。取决于工艺和使用条件，特别是经历了250℃以上的热处理条件后，各种层的厚度要足以有效地阻止铜和镍以及各自的腐蚀物迁移到引线框架的表面。通常上述组合层淀积的总厚度在10-300微英寸的范围内，其中金层厚度为1-100微英寸。但是，总希望能减少贵重金属的用量，甚至不使用金，而仍能保持引线框架表面具有优良的可焊接特性。

通过提供一种位于镍表面上的贵金属的超薄组合层，已使上述问题得到了解决。该组合层的厚度可在2.5-11微英寸之间变化，从镍开始顺次包括：一种0.5-3.5微英寸的钯或金的触击电镀层；一种0.5-5微英寸厚的钯-镍合金层，此合金层中，镍和重量占此合金总重量的10-90％；一种0.5-5微英寸厚的钯层以及一种0-1微英寸厚的金层。金层用于期望达到较钯的焊料浸湿速度更高的焊料浸湿速度的场合。适用的超薄涂层可通过双卷盘(reel-to-reel)金属淀积工艺，作多层淀积来最有效地获得。