[发明专利]母片式半导体集成电路

说明书

本发明涉及一种母片（门阵列）式半导体集成电路，该电路包括一些成行列配置的只读式存储元件，该诸存储单元再分成第一和第二组，该第一和第二组分别包括第一和第二电导率类型的晶体管，所述半导体电路包括列选择装置，用以响应列选择信号选择第一或第二组的输出。

从1985年10月SC-20卷第5期《电气与电子工程师协会固态电路杂志》第1012-1017页上刊登的高桥广正（Hiromasa    Takahashi）写的“存储器和沟道的分配灵活的240K晶体管互补金属氧化物半导体阵列”一文中，特别是从该文章的图15中，可以了解到这种半导体集成电路的情况。该文章介绍了一种门阵列式（也叫做母片式）电路。通常，母片式半导体集成电路包括多个彼此互相依靠地配置着的成列基本单元，在半导体电路的中间部分，列与列之间有诸连接沟道。近来，市面出售的母片式半导体集成电路都带有所谓“大量门电路”（也叫做“无沟道的门列阵”或“高密度门阵列”，例如，见1988年4月第23卷第2期《电气与电子工程师协会固态电路杂志》第387-399页刊登的M.Beunder等人写的题为“互补金属氧化物半导体门电路丛群：高效灵活的高性能专用集成电路设计环境”的文章，其中半导体电路的中间部分有许多基本单元，连接沟道横过基本单元形成。带大量门电路的母片式半导体集成电路，其连接沟道所占面积不大或不占用额外空间，因而可以集成大量单元。高桥写的上述文章（特别是图15）叙述了以高密度门阵列的形式制作ROM（只读存储器）的情况。该电路包括第一组n沟道存储单元和第二组P沟道存储单元。无论是n沟道存储单元或P沟道存储单元都由列解码器进行选择。

本发明的主要目的是提供一种母片式半导体集成电路，其中半导体电路上单元的集成度，因而半导体表面的有效利用率，有所提高。

为达到上述目的，本发明的半导体集成电路具有这样的特征：配备有行选择装置，供选择第一或第二存储单元组的单行存储单元之用，因而同一行和第一和第二存储单元组的各输入端互连起来后可以接收公共行的选择信号。由于第一和第二存储单元组的各输入端是互连着的，因而有单个字线就足以控制位于同一行中的第一和第二存储单元组。因此与上述高桥的文章中所述的那种需要有分立的字线来控制同一行中的第一和第二存储单元组的电路不同，控制存储单元所需用的半导体表面更小，因而提高了半导体表面的单元集成度。由于设置了本发明的上述行选择器件和列选择器件，单个存储单元既可选自第一存储单元组也可选自第二存储单元组。

本发明半导体集成电路一个实施例的特征在于，各行的行选择装置包括一倒相器和一开关元件，用以根据地址信号提供倒相或不倒相的公共行选择信号。这样就可以在第一组或第二组中选取存储单元。

本发明半导体集成电路另一个实施例的特征在于，一行中的倒相器和开关元件由一“异门”电路构成。“异门”电路可以在一行中形成令人满意的倒相器连同其有关的开关。

本发明半导体集成电路另一个实施例的特征在于，列选择器装置在工作期间也接收地址信号。采用同样的地址信号可以从第一存储单元组或从第二存储单元组选取存储单元。

本发明半导体集成电路又另一个实施例包括可控预充电装置，分别用以对第一存储单元组的输出进行充电和放电和用以对第二存储单元组的输出进行放电和充电;其特征在于，该半导体电路还包括可控取样器装置，用以将存储单元耦合到电源端，预充电装置和取样装置在工作期间以相反的相位启动。由于预充电装置和取样装置以相反的相位被启动，因而在预充电过程中可以避免任何从第一电源端子经由各存储单元流到第二电源端子的短路电流。因此漏泄电流，如果有的话，会是很小的，因而本发明半导体集成电路的耗电量低。

下面参照附图中的一些实施例详细说明本发明的内容。附图中：

图1示出了本发明一个ROM（只读存储器）的实施例;

图2示出了出现在图1所示电路中两个信号的电压/时间曲线图。