[发明专利]电子器件及其封装方法

说明书

本申请公开了一种电子器件及其封装方法，该封装方法包括：提供引线框架和片式铜箔，其中，所述引线框架上具有阵列排布的多个芯片，所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔，每个所述铜箔均通过至少一根所述连接筋连接至所述连接框，多个所述铜箔与多个所述芯片位置对应；将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合；对所述引线框架进行塑封处理；对所述引线框架进行切筋处理，同时切断每个所述铜箔与所述连接框之间的所述连接筋。根据本申请的电子器件及其封装方法，可以有效降低成本，提升生产效率。

技术领域

本申请涉及半导体技术领域，具体而言涉及一种电子器件及其封装方法。

背景技术

目前，部分电子器件(诸如MOS器件)在封装时，需要使用铜箔来连接芯片和引线框架。铜箔的来料通常为卷料，封装前需要通过专用的切断设备和模具将该卷料切成单颗的铜箔，封装时需要通过专用的吸取治具将单颗的铜箔一个个地吸取并放置到芯片和引线框架上。

然而，专用的切断模具无法通用不同样式的铜箔，对于新产品需要重新制作专用的切断模具，成本较高，且生产效率较低。

因此需要进行改进，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了至少部分地解决上述问题，根据本发明的第一方面，提供了一种电子器件的封装方法，其包括：

提供引线框架和片式铜箔，其中，所述引线框架上具有阵列排布的多个芯片，所述片式铜箔包括连接框、连接筋和阵列排布的多个铜箔，每个所述铜箔均通过至少一根所述连接筋连接至所述连接框，多个所述铜箔与多个所述芯片位置对应；

将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合；

对所述引线框架进行塑封处理；

对所述引线框架进行切筋处理，同时切断每个所述铜箔与所述连接框之间的所述连接筋。

示例性地，所述连接框上设置有多个定位孔，所述引线框架上设置有与多个所述定位孔对应的定位柱。

示例性地，所述连接框包括第一条带、第二条带和至少一个第三条带；

所述第一条带平行于所述第二条带，所述第三条带位于所述第一条带和所述第二条带之间且垂直于所述第一条带和所述第二条带，所述第三条带的两端分别连接于所述第一条带和所述第二条带；

所述第一条带和所述第二条带上均设置有至少一个所述定位孔，每个所述铜箔均通过至少一根所述连接筋连接至所述第三条带。

示例性地，所述将所述片式铜箔安装至所述引线框架上，使多个所述铜箔分别与多个所述芯片和所述引线框架结合包括：

在所述引线框架和多个所述芯片上涂覆焊料；

将所述片式铜箔通过所述定位孔和所述定位柱安装至所述引线框架上，使多个所述铜箔分别与所述引线框架上的所述焊料和多个所述芯片上的所述焊料接触；

加热所述焊料，使多个所述铜箔分别与多个所述芯片和所述引线框架形成焊接连接；

对所述引线框架进行等离子体清洗。

示例性地，所述芯片为MOS芯片，所述MOS芯片的漏极与所述引线框架上的漏极引脚连接，所述铜箔连接所述MOS芯片的源极和所述引线框架上的源极引脚。