[发明专利]一种MOSFET芯片的封装工艺

说明书

本发明申请公开了一种MOSFET芯片的封装工艺，包括，将芯片的A面装贴在焊盘的基岛上，芯片的B面镀上一层金属层，包封料将芯片和焊盘完全包封，封装体顶面高于与A面相对的芯片的B面；将包封料顶面区域钻孔形成电性引出孔和电性连接孔，电性连接孔底部与芯片的B面之间间隔包封料，电性引出孔的底部与焊盘的外焊脚直接接触；蚀刻去除间隔的包封料，电性连接孔直接与芯片的B面上的金属层接触；通过电镀重布线层，以实现芯片与电性连接孔、电性引出孔以及外焊脚的电性连接，本申请通过打孔后重布线，进一步缩小封装厚度，作业安全性和芯片稳定性更高，工艺简单，成本降低，适用于大功率和高导热芯片封装，电性稳定。

技术领域

本发明申请属于芯片封装技术领域，尤其涉及一种MOSFET芯片的封装工艺。

背景技术

随着电子工业的不断发展，集成电路封装技术也不断的进步，印刷电路板(Printed Circuit Board即PCB)上集成的电子器件种类和数量也越来越多，MOSFET芯片是其中的一种，为了能在电路板上集成更多的器件，因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。

MOSFET芯片是指金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管，传统的半导体器件MOSFET产品的封装一般是通过打线的工艺实现电性连接的，即利用铝或铜或金等引线将半导体芯片中的电极引向引脚进行焊接，从而实现电气连接，但是这样的打线工艺较为复杂，引线较多较长导致内阻较大，除了打线还有铜桥连接，即铜跳线工艺（Clip Bonding），即使用焊接到焊料的固体铜桥以实现芯片与框架或基板连接的封装工艺，铜桥是由铜片构成，铜片设计成具有高低落差的拱桥形状，封装尺寸较大，体积、厚度整体均较大，应力大，工艺复杂，故需要提供一种结构简单、成本低、可靠性高、封装尺寸小的MOSFET芯片封装结构以及实现该结构的工艺。

发明内容

为解决上述现有技术中的问题，本发明申请提供了一种MOSFET芯片的封装工艺。

为实现上述目的，本发明申请提出的一种MOSFET芯片的封装工艺，包括以下步骤：

贴片包封步骤：将芯片的A面装贴在焊盘的基岛上，芯片的B面镀上一层金属层，包封料将芯片和焊盘完全包封，封装体顶面高于与A面相对的芯片的B面；

钻孔步骤：将包封料顶面区域钻孔形成电性引出孔和电性连接孔，电性连接孔底部与芯片的B面之间间隔包封料，电性引出孔的底部与焊盘的外焊脚直接接触；

蚀刻步骤：蚀刻去除间隔的包封料，电性连接孔直接与芯片的B面上的金属层接触；

电镀并包封步骤：通过电镀技术电镀重布线层，以实现芯片与电性连接孔、电性引出孔以及外焊脚的电性连接，整体包封，并切割为单一产品。

进一步，所述贴片包封步骤中，还包括，提供一承载板，焊盘和外焊脚设置在承载板上，且焊盘与外焊脚之间填充有绝缘层，所述焊盘与外焊脚表面平整且等高，其相对于绝缘层为凸出、凹陷或者齐平。

进一步，所述贴片包封步骤中，芯片的B面的金属层为厚度≥2μm的镍、金或者铜，包封后芯片的B面到封装料顶面的厚度范围为40～80μm。

进一步，所述钻孔步骤中，通过激光钻孔形成电性引出孔和电性连接孔，钻孔后留下的间隔包封料的厚度范围为5～30μm，阻隔激光灼烧热量。

进一步，所述蚀刻步骤中，通过等离子技术整面蚀刻去除间隔的包封料。

进一步，所述电镀并包封步骤中，还包括，包封后整体形成封装体，剥离承载板，并在暴露于封装体底部的焊盘和外焊脚底面镀锡或金。