[发明专利]双面塑封的封装结构、封装方法、电路结构及电子设备

说明书

本发明公开了一种双面塑封的封装结构、封装方法、电路结构及电子设备。该封装结构包括基板，上表面贴装有第一芯片，下表面贴装有第二芯片，在基板的上表面和/或下表面设有多个连接引脚；第一塑封体，塑封于基板的上表面；第二塑封体，塑封于基板的下表面，第一塑封体和/或第二塑封体上与各连接引脚相对应的位置处均开设有开槽；多个引出部，分别填充于多个连接引脚所在的开槽内，引出部的第一端与连接引脚电连接，引出部的第二端凸伸出第二塑封体的表面。相比于传统的植球方式，该封装结构能够加快封装速度，提高工作效率，减少导电材料内部的空洞，从而提升封装结构的整体品质。

技术领域

本发明涉及一种双面塑封的封装结构，同时也涉及用于该封装结构的封装方法，还涉及包括该封装结构的电路结构及电子设备，属于芯片封装技术领域。

背景技术

随着系统级封装（System-in-package，简写为SiP）技术的发展和芯片小型化的需求日益紧迫，芯片封装技术开始从传统的引线键合工艺逐渐转向倒装工艺。但是，仅是单面的产品空间却较难满足日益增长的产品性能需求，人们开始将芯片封装设计由平面转向空间，芯片堆叠、硅片通孔及双面塑封等新型封装方式应运而生。

现有的双面塑封方式是在基板的正、反两面均贴装器件，用来有效增大产品的可用面积，以便搭载更多的芯片，承载更多的功能。但是，现有技术主要通过单颗点胶的植球方式或转接板植球方式实现基板上IO口的引出，整体封装效率比较低，浪费时间和人力成本。

在申请号为202110820323.5的中国专利申请中，公开了一种双面塑封的屏蔽封装结构及其加工方法。其中，该屏蔽封装结构包括单体基板、设置在单体基板上表面的上层芯片以及设置在单体基板下表面的下层芯片；在单体基板的上表面设置有第一塑封层，在单体基板的下表面设置有第二塑封层，其中，第一塑封层覆盖上层芯片；并且，在第一塑封层的上表面以及单体基板的侧面上设置有第一树脂屏蔽薄膜。

发明内容

本发明所要解决的首要技术问题在于提供一种双面塑封的封装结构。

本发明所要解决的另一技术问题在于提供一种双面塑封的封装方法。

本发明所要解决的又一技术问题在于提供一种包括上述封装结构的电路结构。

本发明所要解决的再一技术问题在于提供一种包括上述封装结构的电子设备。

为了实现上述目的，本发明采用以下的技术方案：

根据本发明实施例的第一方面，提供一种双面塑封的封装结构，包括：

基板，所述基板的上表面贴装有第一芯片，所述基板的下表面贴装有第二芯片，在所述基板的上表面和/或下表面设有多个连接引脚；

第一塑封体，塑封于所述基板的上表面；

第二塑封体，塑封于所述基板的下表面；

所述第一塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第一塑封体的开槽，和/或所述第二塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第二塑封体的开槽；

多个引出部，所述多个引出部分别填充于所述多个连接引脚所在的开槽内，所述引出部的第一端与所述连接引脚电连接，所述引出部的第二端凸伸出所述第一塑封体和/或所述第二塑封体的表面。

其中较优地，所述引出部的第二端设有焊球，以与外部设备连接。

其中较优地，所述引出部通过在所述开槽内填充导电材料形成。

其中较优地，所述导电材料至少包括银胶、锡膏中任意一种。

其中较优地，所述第一塑封体的塑封高度与所述第一芯片本身高度的高度差小于预设阈值；所述第二塑封体的塑封高度与所述第二芯片本身高度的高度差小于预设阈值。

其中较优地，所述开槽的宽度为80～200um。