[发明专利]一种静电保护器件及其制备方法

说明书

本发明涉及一种静电保护器件及其制备方法，涉及半导体技术领域，器件包括：衬底、外延层、埋层、依次邻接的第一至第五阱区、至少两个轻掺杂注入区、重阱区、第一至第七注入区、介质层、金属层，第一阱区和第五阱区的底部与衬底、埋层同时接触；第二至第四阱区的底部与埋层接触。本发明所提供的静电保护器件具有较低的触发电压和击穿电压，更强的通流能力，较高的静电泄放能力、较高的稳定性和可靠性，且同时不会增加静电保护器件的面积。

技术领域

本发明涉及半导体技术领域，尤其涉及一种具有低触发电压、通流能力更强的静电保护器件及其制备方法。

背景技术

静电放电(Electro-Static Discharge，ESD)是一种无处不在的现象，可能发生在任何两个物体之间。静电放电会对电气设备中的集成电路的正常工作造成巨大的危害，严重时甚至会烧毁集成电路，致其失效。随着集成电路向超小型化、超高集成度和多功能化方向的发展，集成电路对静电放电也越来越敏感，提高集成电路的静电防护能力是非常重要且迫切的。

现有的静电防护的半导体器件种类繁多，通常会将二极管、三极管、栅极接地NMOS管(gate-grounded NMOS，GGNMOS)或可控硅(Silicon Controlled Rectifier，SCR)等器件作为基本的防护单元。其中，相比采用SCR结构的保护器件，采用三极管结构的静电防护器件的基本单元具有较强的电流能力，在应用上会更加安全、灵活，这是因为SCR器件的维持电压和维持电流均特别低，很容易发生闩锁效应，从而损坏后级电路。

目前对静电保护器件更高的要求主要体现在：一方面，需要降低静电保护器件的触发电压，尤其对于工作电压较低的集成电路，为了避免集成电路在静电保护器件开启并泄放电流之前被损坏，使用的静电保护器件的触发电压应当尽可能低。另一方面，需要提高器件的通流能力，现有技术通常是增加芯片面积以获得更大的通流能力，但这种方式不利于器件的小型化，其应用场景比较局限，因此针对以上问题，有必要设计出一种具有低触发电压，通流能力更强，适用于小型化的静电保护器件及其制备方法，以满足特定应用场景的需要。

发明内容

为了解决以上技术问题，本发明提供了一种静电保护器件及其制备方法，具有较低的触发电压，更强的通流能力，且不会增加芯片面积，适用于器件小型化。

本发明所解决的技术问题可以采用以下技术方案实现：

一种静电保护器件，提供一第一导电类型的衬底，以及位于所述衬底上的外延层，包括：

第二导电类型的埋层，形成于所述衬底的预定区域，且所述埋层向上扩散至所述外延层中；

至少五个阱区，依次邻接形成于所述外延层中，包括第一导电类型的第一阱区、第三阱区以及第五阱区，所述第一阱区和所述第五阱区的底部与所述衬底的上表面、所述外延层中的所述埋层同时相接触；第二导电类型的第二阱区和第四阱区，所述第二阱区、所述第三阱区以及所述第四阱区的底部与所述埋层相接触；

至少两个第二导电类型的轻掺杂注入区，形成于所述第三阱区内，包括第一轻掺杂注入区和第二轻掺杂注入区；

第一导电类型的重阱区，形成于所述第一轻掺杂注入区和所述第二轻掺杂注入区之间；

多个重掺杂注入区，包括第二导电类型的第一至第五注入区，第一注入区形成于所述第二阱区内，第二注入区形成于所述第一轻掺杂注入区内，第三注入区形成于所述重阱区内，第四注入区形成于所述第二轻掺杂注入区内，第五注入区形成于所述第四阱区内；第一导电类型的第六注入区和第七注入区，形成于所述第三阱区内；

介质层，形成于所述外延层的上方，所述介质层中设有对应第一至第七注入区的接触孔；

金属层，包括第一接地端金属层，分别连接所述第一注入区、所述第六注入区、所述第二注入区；IO端金属层，连接所述第三注入区；第二接地端金属层，分别连接所述第四注入区、所述第七注入区、所述第五注入区。