[实用新型]测试结构、量子芯片

说明书

本申请公开了一种测试结构、量子芯片，属于量子芯片封装领域。测试结构包括第一导线、第二导线以及多个导电柱和多个第一测量线。其中第一导线和第二导线位于异面，并且通过彼此间隔排布的多个导电柱连接形成被测电路。各个第一测量线独立地连接第一导线，从而使任意相邻的两个第一测量线之间具有两个导电柱。由此，利用测试结构中的各个第一测量线可以实现对任意的一组导电柱与其间的第一导线和第二导线的连通性进行测量。

技术领域

本申请属于量子芯片封装领域，具体涉及一种测试结构、量子芯片。

背景技术

当前，量子芯片通常采用平面结构设计。然而，随着量子芯片中的量子比特的数量越来越多，平面结构设计已经越来越难以满足实际需求。例如，平面结构会导致量子芯片的体积太大，而这不利于提高量子芯片的集成和小型化。同时，诸如超导量子芯片在测试和运行过程中所使用的制冷机的内部空间有限，这也限制量子芯片的体积不能过大。

那么，亟需寻求解决量子芯片体积过大的问题的方案。在此基础上，量子芯片的立体封装被提出，其中尤以倒装焊方案较为突出。然而，倒装焊方案的工艺要求高，封装后的量子芯片的性能参数与设计参数容易出现不可知的波动，因此，有必要对倒装焊量子芯片进行测试。

实用新型内容

有鉴于此，本申请公开了一种测试结构、量子芯片。该方案能够被用于量子芯片的制作过程中，以改进制作工艺。通过利用该测试结构进行测试可以预先进行筛选，从而有利于提高所制作的量子芯片的良品率，并且有助于降低量子芯片的制作成本。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请示例提出了一种应用于量子芯片的测试结构，其中的量子芯片具有异面的第一表面和第二表面。

该测试结构包括：

第一导线，配置于第一表面；

第二导线，配置于第二表面；

彼此间隔排布的多个导电柱，每个导电柱被配置为通过两端分别与第一导线和第二导线电连接，从而由第一导线和多个导电柱和第二导线构成被测电路；以及

多个第一测量线，配置于所述第一表面，各自分别独立地与第一导线电连接，以使任意相邻的两个第一测量线之间具有两个导电柱。

该测试结构通过于量子芯片中的两异面(第一表面和第二表面)分别配置导线(第一导线和第二导线)，再配以第一测量线，以备对量子芯片的测试之用。利用该测试结构进行测试，可以测定导电柱与第一导线、第二导线的通断情况，以便识别出导电柱与第一导线、第二导线互连合格的量子芯片，从而有助于尽早地将不合格的量子芯片筛选掉，进而可避免对其进行后续加工操作，也因此可以减少加工的工序中的不必要浪费。由此，在测试合格的量子芯片进行后续加工所获得产品的良率也得以提高。

其中，导电柱被用以实现与在两异面分别配置的第一导线、第二导线电连接。因此，当导电柱、第一导线和第二导线连接形成电路通时，则表明量子芯片中的该两个异面被配置到预期的位置，那么，相应地量子芯片上的位于该两个异面的其他构件(如总线、谐振腔等)亦应当被正确地配置。如此，将前述之总线在两异面的多个连接点位，通过前述第一导线、第二导线以及各个导电柱组成的被测电路对应起来，从而可以根据对该测试结构中的每组导电柱的通断情况的测定，来相应地确定上述总线各个连接点位处的通断状态。

那么，通过本申请示例的方案可以将对整条总线的测试，转换为对测试结构的各导电柱的测试，从而简化了测试操作，并降低了对测试设备的要求。

简言之，通过配置上述测试结构，可以将对前述的总线的直接测试操作转换为对该测试结构的检测操作。使用该测试结构进行测定，可以使测试方式简化、测试设备和仪器的操作便利化。并且，利用该测试结构还可以实现对总线于哪个位置发生断路进行准确的判断，从而便于进行识别和处理。