[发明专利]降低碳化硅深槽侧壁粗糙度的方法及器件

说明书

本发明涉及一种方法及器件，尤其是一种降低碳化硅深槽侧壁粗糙度的方法及器件。按照本发明提供的技术方案，一种降低碳化硅深槽侧壁粗糙度的方法，所述降低深槽侧壁粗糙度的方法包括：提供具有碳化硅深槽的碳化硅衬底；在上述碳化硅深槽内沉积覆盖所述碳化硅深槽侧壁的薄膜层，以利用所沉积的薄膜层平坦化碳化硅深槽的侧壁，其中，所述薄膜层的材料与碳化硅衬底相一致；对上述的薄膜层进行湿法牺牲氧化；基于湿法腐蚀工艺去除上述湿法牺牲氧化产生的氧化层。本发明能有效降低碳化硅深槽侧壁的粗糙度，与现有工艺兼容，安全可靠。

技术领域

本发明涉及一种方法及器件，尤其是一种降低碳化硅深槽侧壁粗糙度的方法及器件。

背景技术

经过30余年的发展，Si功率器件性能已经接近Si材料的极限。电动汽车、光伏、风能绿色能源、智能电网等新的电力电子应用的发展，迫切要求电力电子器件在性能上更新换代。而宽禁带半导体SiC电力电子器件与Si同类器件相比，具有更高的关断电压、低一个数量级的导通电阻、更高的工作频率和更高的功率密度。

碳化硅(SiC)是一种宽禁带半导体材料，可用于制备功率器件，SiC功率器件适合于高频、高压、高温等应用场合，且有助于电力电子系统的效率和功率密度的提升。

目前，基于碳化硅的功率器件主要包括：二极管、MOSFET等。在制备碳化硅功率器件时，需要对碳化硅进行深槽刻蚀工艺，沟槽深度从几微米到几十微米不等，如SiC JFET、超结肖特基二极管、超结MOSFET等类型的功率器件。

由于碳化硅材料特性，干法刻蚀时对掩膜的消耗巨大，导致掩膜和碳化硅的刻蚀选择比很大，因此，一般采用金属作为掩膜对碳化硅进行深槽刻蚀，例如：Ni、Cr、Cu等。但用金属作为掩膜对碳化硅深槽刻蚀时，沟槽侧壁会出现“波浪形”的条纹，这种波浪形条纹源于金属不平整边缘转移而来，并且条纹从沟槽侧壁顶部贯穿到沟槽侧壁底部，这不同于Si的Bosch工艺的横向“波浪形”条纹。

这种粗糙的侧壁不利于功率器件，主要体现在两个方面：一、在超结技术中，一种方式是先刻蚀沟槽，再进行沟槽侧壁离子注入来制备超结的P柱；若是沟槽侧壁存在这种“波浪形”粗糙纹路，那么不利于沟槽的侧壁离子注入，会使得P行区域深处也会出现类似波浪形掺杂边缘，且不利于超结的电荷平衡。二、在功率器件中，沟槽侧壁一般存在较高的电场，电场会在这些“波浪形”的拐角处聚集，导致器件耐压降低。

因此，需要采取工艺降低沟槽侧壁的这种起伏，减小侧壁的粗糙度。为减少或降低沟槽侧壁的粗糙度，目前可采用的工艺手段包括：1)、沟槽刻蚀后沉积一层介质，然后采用干法刻蚀的方式去除沉积的介质和侧壁粗糙的部分；2)、直接在高温1200℃下对样品进行干法牺牲氧化

对上述第一种减少侧壁粗糙度的工艺方式，由于沟槽侧壁和底部的干法刻蚀速度不一致，存在沟槽侧壁底部介质刻蚀完毕之后，沟槽侧壁粗糙度改善甚少，如果继续增加刻蚀时间，又会对沟槽底部的衬底材料进行刻蚀，导致原本的沟槽深度增加。干法刻蚀去除介质层会在沟槽内存在刻蚀副产物，这些副产物难以去除，对于最终的器件性能存在不利的影响。

对上述第二种减少侧壁粗糙度的工艺方式，单纯的1200℃干法牺牲氧化会同时氧化突起和凹陷部分，适用于粗糙度较小的侧壁，对上下起伏多达100nm的“波浪形”条纹，则无法有效的修复。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种降低碳化硅深槽侧壁粗糙度的方法及器件，其能有效降低碳化硅深槽侧壁的粗糙度，与现有工艺兼容，安全可靠。

按照本发明提供的技术方案，一种降低碳化硅深槽侧壁粗糙度的方法，所述降低深槽侧壁粗糙度的方法包括：

提供具有碳化硅深槽的碳化硅衬底；

在上述碳化硅深槽内沉积覆盖所述碳化硅深槽侧壁的薄膜层，以利用所沉积的薄膜层平坦化碳化硅深槽的侧壁，其中，所述薄膜层的材料与碳化硅衬底相一致；