[发明专利]一种沟槽型碳化硅MOSFET器件

权利要求书

1.一种沟槽型碳化硅MOSFET器件，其特征在于，包括：

由下至上层叠设置的金属化漏极(2)、重掺杂第一导电类型半导体衬底(1)、轻掺杂第一导电类型半导体漂移区(3)以及金属化源极(4)；所述轻掺杂第一导电类型半导体漂移区(3)和所述金属化源极(4)之间还包括第一导电类型半导体电流扩展区(5)、第二导电类型半导体体区(6)、重掺杂第二导电类型半导体接触区(7)和重掺杂第一导电类型半导体源区(8)；所述第一导电类型半导体电流扩展区(5)与所述轻掺杂第一导电类型半导体漂移区(3)接触，所述重掺杂第二导电类型半导体接触区(7)和重掺杂第一导电类型半导体源区(8)均与所述金属化源极(4)欧姆接触；

所述沟槽型碳化硅MOSFET器件还包括沟槽区(9)，所述沟槽区(9)由所述重掺杂第一导电类型半导体源区(8)朝向所述金属化源极(4)的一侧表面向下延伸至所述第一导电类型半导体电流扩展区(5)；所述沟槽区(9)的部分侧壁设置有栅介质层(10)，所述栅介质层(10)分别与所述重掺杂第一导电类型半导体源区(8)、所述第二导电类型半导体体区(6)和部分所述第一导电类型半导体电流扩展区(5)接触；

所述沟槽区(9)与所述第一导电类型半导体漂移区(3)之间还设置有重掺杂第二导电类型半导体屏蔽层(11)和轻掺杂第一导电类型半导体区(12)；所述沟槽区(9)内部设置有相互绝缘的重掺杂第二导电类型异质材料区(13)和重掺杂第一导电类型多晶硅栅电极区(14)；所述重掺杂第二导电类型异质材料区(13)与所述金属化源极(4)电性连接，所述重掺杂第二导电类型异质材料区(13)位于所述沟槽区(9)底部并与所述重掺杂第二导电类型半导体屏蔽层(11)和轻掺杂第一导电类型半导体区(12)接触；所述轻掺杂第一导电类型半导体区(12)的侧壁与所述重掺杂第二导电类型半导体屏蔽层(11)接触；其中，形成所述重掺杂第二导电类型异质材料区(13)的异质材料的禁带宽度小于碳化硅的禁带宽度。

2.根据权利要求1所述的沟槽型碳化硅MOSFET器件，其特征在于，所述沟槽区(9)内还设置有绝缘介质层(15)；所述绝缘介质层(15)覆盖所述重掺杂第二导电类型异质材料区(13)；

所述重掺杂第一导电类型多晶硅栅电极区(14)位于所述绝缘介质层(15)背离所述重掺杂第二导电类型异质材料区(13)的一侧表面。

3.根据权利要求2所述的沟槽型碳化硅MOSFET器件，其特征在于，所述绝缘介质层(15)填充所述沟槽区(9)的底部拐角；所述重掺杂第二导电类型半导体屏蔽层(11)包覆所述底部拐角处的所述绝缘介质层(15)。

4.根据权利要求3所述的沟槽型碳化硅MOSFET器件，其特征在于，还包括极间介质层(16)，所述极间介质层(16)位于所述重掺杂第一导电类型多晶硅栅电极区(14)背离所述绝缘介质层(15)的一侧表面；所述极间介质层(16)用于间隔所述重掺杂第一导电类型多晶硅栅电极区(14)与所述金属化源极(4)。

5.根据权利要求3所述的沟槽型碳化硅MOSFET器件，其特征在于，还包括重掺杂第一导电类型多晶硅屏蔽栅电极区(17)，所述重掺杂第一导电类型多晶硅屏蔽栅电极区(17)位于所述重掺杂第二导电类型异质材料区(13)和所述重掺杂第一导电类型多晶硅栅电极区(14)之间；所述重掺杂第一导电类型多晶硅屏蔽栅电极区(17)与所述金属化源极(4)电位相同。

6.根据权利要求1所述的沟槽型碳化硅MOSFET器件，其特征在于，形成所述重掺杂第二导电类型异质材料区(13)的异质材料包括硅、多晶硅、锗、锗硅和砷化镓中的至少一种。

7.根据权利要求2所述的沟槽型碳化硅MOSFET器件，其特征在于，所述绝缘介质层(15)包括氧化物或低k介质。

8.根据权利要求3所述的沟槽型碳化硅MOSFET器件，其特征在于，所述绝缘介质层(15)沿第一方向上的厚度大于所述栅介质层(10)沿第二方向上的厚度；所述第一方向与所述沟槽区(9)的延伸方向平行，所述第二方向与所述第一方向垂直。