[发明专利]一种集成片上电感的芯片、集成电路及电子装置

说明书

本发明申请公开了一种集成片上电感的芯片、集成电路及电子装置，其中集成片上电感的芯片通过在裸芯片上设置片上电感，并通过键合线形成与片上电感并联的可调电感，进而通过调节键合线的电感值调节片上电感与键合线并联的电感值，即实现了对裸芯片上连接到电路的等效电感值的调节，从而能够在无需耗费额外的芯片面积的情况下消除芯片制备过程的工艺误差导致的片上电感波动，完成裸芯片上的电路所需的电感的集成；通过键合线形成与片上电感并联的可调电感来调节裸芯片上集成的电感值，具有较低的电感敏感度，并实现了连续的电感值调节，扩大了电感值的调节范围和提升了调节效果。本发明可广泛应用于集成电路技术领域。

技术领域

本发明涉及集成电路技术领域，尤其是一种集成片上电感的芯片、集成电路及电子装置。

背景技术

半导体材料、工艺制造技术以及芯片封装技术的发展加速了元器件集成化的进程。在单片集成电路中，电感与其他元器件全部集成在一起，因此将单片集成电路中集成的电感称为片上电感（Inductor On Chip）。传统方法通常采用半径逐渐增大的方式在芯片上绕制线圈来实现片上电感。目前，电感难以在芯片上集成，其原因在于，电感占用芯片面积较大，且芯片一旦制成，片上电感的电感量也随之确定，但工艺误差的存在会导致芯片之间性能差异较大，特别是在电感敏感度过高时，性能差异更加明显，进而导致芯片性能的鲁棒性差，无法实现芯片的大批量生产。

为了助力电感集成化，提高芯片性能的鲁棒性，现有的集成电感的芯片制造过程采用了多版本芯片筛选方法。多版本芯片筛选方法通过在目标电感量的基础上制作多个不同电感量版本的裸芯片，并对多个版本的裸芯片进行测试对比，筛选出符合预期性能的裸芯片进行下一步制程。然而，多版本芯片筛选方法需要耗费额外的芯片面积来制作多版本的裸芯片，且电感可变范围越大，或者芯片版本越多，耗费的芯片面积也越大；同时，在多版本芯片筛选方法中，电感的可变范围有限且变化不连续，并且无法降低片上电感的敏感度，对符合预期性能的裸芯片的筛选效果较差。

发明内容

为解决上述技术问题，本发明实施例提供了一种集成片上电感的芯片、集成电路及电子装置。

本发明实施例一方面所采取的技术方案是：

一种集成片上电感的芯片，包括：

基板、裸芯片和键合线；

所述基板由多个金属层在垂直方向上堆叠而成，所述基板中设置有第二金属层作为地平面，所述第二金属层为所述基板中除第一金属层以外的任一层金属层，所述第二金属层与所述第一金属层连接，所述第一金属层为所述基板中位于最顶层的金属层；

所述裸芯片设置在所述第一金属层上，所述裸芯片上设置有若干个片上电感，每个所述片上电感的第一端连接所述裸芯片上的电路，每个所述片上电感的第二端与所述第一金属层连接；

所述键合线的第一端与所述片上电感的第一端连接，所述键合线的第二端与所述第一金属层连接，所述键合线的电感值可调。

作为一种可选的实施方式，所述第一金属层通过第一金属或者层间过孔的方式与所述第二金属层连接，所述第一金属的类型与所述第一金属层中的金属的类型相同。

作为一种可选的实施方式，所述裸芯片通过导电材料粘贴在所述第一金属层上。

作为一种可选的实施方式，所述导电材料采用锡膏和导电胶中的任意一种。

作为一种可选的实施方式，所述裸芯片设置在所述第一金属层的第一区域上，所述第一区域的面积大于所述裸芯片面对所述第一区域的一面的面积，所述第一金属层的第二区域上覆盖有保护层，所述第二区域为所述第一金属层面对所述裸芯片的一面上除所述第一区域以外的区域。

作为一种可选的实施方式，所述裸芯片上设置有接地孔，所述片上电感的第二端经过所述接地孔与所述第一金属层连接。