[发明专利]具有互相交叉模具布置的半导体封装

说明书

本申请案的实施例涉及具有互相交叉模具布置的半导体封装。一种半导体封装(200)，其包含：引线框架(231/231a/132)，其具有多个引线(231)；及半导体裸片(120)，其包含附接到所述引线框架的接合垫(121)，其中所述接合垫电耦合到所述多个引线。所述半导体裸片包含具有半导体表面的衬底，所述半导体表面包含具有耦合到所述接合垫的节点的电路系统(180)。模具化合物(291)囊封所述半导体裸片。所述模具化合物被互相交叉为具有所述多个引线上方的交替延伸模具区(291e)及所述多个引线中的邻近者之间的凹陷模具区(291r)。

技术领域

本公开涉及半导体封装，且特定来说，涉及引线框架及模具化合物形状设计。

背景技术

已知多种半导体封装，其为集成电路(IC)裸片或其它半导体裸片及相关联接合线提供支撑，提供保护使其免受环境影响，且实现所述裸片到印刷电路系统板(PCB)的表面安装且通常是互连。一种常规封装配置包含具有裸片垫及连接到引线的线接合垫的引线框架。

引线框架半导体封装是众所周知的且广泛用于电子行业以容纳、安装及互连多种IC。常规引线框架通常由扁材金属片模压而成，且包含多个金属引线，所述多个金属引线在封装制造期间通过包括多个消耗性“挡杆”的矩形框架围绕中心区以平面布置临时固持在一起。用于半导体裸片的安装垫通过附接到所述框架的“系杆”支撑在中心区中。所述引线从与所述框架成一体的第一端延伸到与裸片垫邻近但间隔开的相对第二端。

在引线框架封装布置上的倒装芯片(也被称为引线框架上的倒装芯片(FCOL))中，在其顶侧表面上的接合垫上具有焊料凸块的凸起裸片安装到引线框架上，其中所述裸片通过焊料凸块的回流接合到所述引线的线接合垫。倒装芯片组装技术由于其在倒装芯片裸片与衬底之间的短互连路径而广泛用于半导体封装，这消除线接合所需的空间且因此减小所述封装的总尺寸。另外，线接合的消除可降低非期望的寄生电感，由此使这种封装配置对高频应用很有吸引力。

塑料半导体封装通常包含用于囊封(若干)半导体裸片的模具化合物。模具化合物通常由顶部及底部模具板塑形，所述顶部及底部模具板具有模具设备的相关联模具腔以具有光滑侧，包含光滑顶侧及光滑底侧，以及所述顶侧与所述底侧之间的光滑侧。在某些相对小尺寸的半导体封装，例如举例来说小外形晶体管(SOT，例如SOT-23)封装及密切相关的SC-70封装中，与顶部模具腔相比，底部模具腔常规上更高(或更厚)。与SOT-23相比，SC-70仅具有更小占用面积。

用于引线半导体封装的引线可包括鸥翼引线，所述鸥翼引线首先从所述半导体封装的模具延伸出一小段距离，接着沿向下方向延伸，且接着再次从所述半导体封装延伸出。鸥翼引线具有与通常用于安装所述半导体封装的焊料的相对较大接触面积的优点，且它们还起到机械弹簧的作用，因此改进所述半导体封装的可靠性。鸥翼引线常用于表面安装半导体封装，例如四方扁平包装(QFP)封装及小外形集成电路(SOIC)封装。

发明内容

提供本发明内容以按简化形式介绍下文在包含所提供附图的具体实施方式中进一步描述的所公开概念的简要选择。本发明内容并不意在限制所主张标的物的范围。

所公开方面认识到，除由本文中被称为互相交叉引线框架(IDLF)之物提供的降低的成本之外，还需要更低成本的引线半导体封装，特别是相对低成本的有引线封装，包含SOT、小外形封装(SOP)及SOIC封装。IDLF通过使用于邻近引线框架单元的引线互相交叉来改进引线框架片(或面板)上的引线框架密度。这通过设计引线框架使得引线的中心位置在所述引线框架单元的相对侧上偏移半个引线节距来实现。这允许邻近单元的引线并排而非端对端，且这为互相交叉引线提供足够空间来实施用于所述引线框架单元的IDLF。