[发明专利]半导体结构及其形成方法

说明书

结构包括：衬底，包括第一半导体材料；介电部件，嵌入在衬底中；以及第二半导体材料，嵌入在衬底中，第二半导体材料与第一半导体材料具有晶格失配，第二半导体材料具有两个上侧壁和两个下侧壁，两个上侧壁与介电部件接触，两个下侧壁与衬底接触，两个下侧壁非垂直于衬底的顶面，介电部件的最底部分低于两个下侧壁的最顶部分。本发明的实施例还涉及半导体结构及其形成方法。

本申请是于2017年12月08日提交的申请号为201711290808.8的名称为“半导体结构及其形成方法”的发明专利申请的分案申请。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都比前一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也已经增大了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造中的类似的发展。

已经引入不同半导体材料的异质集成(例如，硅或硅锗衬底上外延生长的III-V材料)以提高场效应晶体管(FET)的功能和性能。然而，使用不同半导体材料的组合制造的器件的性能取决于产生的结构的质量。具体地，限制位错缺陷在各种半导体器件和工艺中均是重要的，因为位错缺陷分割单片晶体结构，并且引起电性能的不期望的和突然的变化，进而导致差的材料质量和受限的性能。因此，为了增强性能和减少位错缺陷，需要解决这些问题的半导体结构及其方法。

发明内容

本发明的实施例提供了一种半导体结构，包括：衬底，包括第一半导体材料；介电部件，嵌入在所述衬底中；以及第二半导体材料，嵌入在所述衬底中，所述第二半导体材料与所述第一半导体材料具有晶格失配，所述第二半导体材料具有两个上侧壁和两个下侧壁，所述两个上侧壁与所述介电部件接触，所述两个下侧壁与所述衬底接触，所述两个下侧壁非垂直于所述衬底的顶面，所述介电部件的最底部分低于所述两个下侧壁的最顶部分。

本发明的另一实施例提供了一种半导体结构，包括：衬底，包括第一半导体材料，所述衬底具有凹槽，所述凹槽的底部具有第一侧壁和第二侧壁，所述第一侧壁与所述第二侧壁相交；隔离部件，围绕所述凹槽；以及第二半导体材料，设置在所述凹槽中并且与所述第一半导体材料接触，所述第二半导体材料与所述第一半导体材料具有晶格失配，由于所述晶格失配的所述第二半导体材料中的位错在与所述衬底的顶面平行的方向上从所述第一侧壁传播至所述第二侧壁。

本发明的又一实施例提供了一种形成半导体结构的方法，包括：接收半导体衬底；形成围绕所述半导体衬底的部分的第一隔离部件；使所述半导体衬底的所述部分凹进，从而在所述半导体衬底中形成开口，所述开口在第一方向上纵向延伸，所述开口的底部在垂直于所述第一方向的平面中具有V形；在所述开口中外延生长晶体半导体材料；图案化所述晶体半导体材料以形成多个鳍，所述多个鳍的每个在所述第一方向上纵向延伸；以及形成围绕所述多个鳍的每个的第二隔离部件，所述第二隔离部件由所述第一隔离部件围绕。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B和图1C是示出硅的三种类型的晶体取向的图。

图2A是根据本发明的各个方面的具有半导体材料的半导体结构的立体图，其中半导体材料填充具有V形槽的凹槽。

图2B和图2C是根据本发明的各个方面的图2A中的半导体结构的截面图。

图3A和图3B是根据本发明的各个方面的半导体晶圆的顶视图，示出具有V形槽的凹槽相对于半导体晶圆的晶体取向的几何放置。