[发明专利]多芯片封装方法及封装结构

说明书

本发明公开了一种多芯片封装方法及封装结构，其属于芯片封装技术领域，包括如下步骤：在固设有第一金属柱的衬底上倒装第一芯片，第一金属柱和第一芯片间隔设置于衬底的同一表面；塑封第一金属柱及第一芯片，得到第一封装体；在第一封装体的表面制作第一重布线层；在第一重布线层的表面上倒装第二芯片，并对第二芯片塑封处理，得到第二封装体；去除衬底，并在第一封装体的表面制作第二重布线层；在第二重布线层的表面制作相互间隔开的第二金属柱及倒装第三芯片，并对第三芯片及第二金属柱塑封处理，得到第三封装体；在第三封装体的表面上制作焊球，焊球通过第二金属柱电连接于第二重布线层。本发明制造多芯片封装结构的难度较低且具有较低的成本。

技术领域

本发明涉及芯片封装技术领域，尤其涉及一种多芯片封装方法及封装结构。

背景技术

目前，物联网、大数据、云计算等要求电子封装件集成度越来越高，芯片与芯片之间、芯片与基板之间的电连接越来越短，而多芯片的三维封装体的散热性能较好。

鉴于芯片封装技术、基板技术在技术上与芯片制造技术存在巨大的技术差距，业界普遍认为，由芯片封装技术提升为主导方向，借以提高电子产品的性价比时代已经来临，系统级封装(SiP，system in package)将是超越摩尔定律的必然途径之一。SiP技术通过混合各种技术如传统封装技术、先进封装技术、基板技术、表面贴装技术等，把芯片和被动元件电信号连接而成的具有子系统功能的产品。作为SiP技术不可或缺的先进封装技术即晶圆级封装(WLP)，自2000年以来得到了快速的发展。

现有技术中，基于硅通孔TSV的硅转接板技术(Si interposer)和基于TSV的三维封装技术被认为是高集成度封装多芯片的理想选择方案。硅转接板技术可以使相临芯片之间的连接使用TSV转接板，然而，由于TSV的制作技术难度极高，如电镀形成铜柱时较容易产生飞屑，费用也高昂，成本较高。

发明内容

本发明的目的在于提供一种多芯片封装方法及封装结构，制造难度较低且具有较低的成本。

如上构思，本发明所采用的技术方案是：

多芯片封装方法，包括如下步骤：

S1、在固设有第一金属柱的衬底上倒装第一芯片，所述第一金属柱和所述第一芯片间隔设置于所述衬底的同一表面；

S2、通过塑封工艺将所述第一金属柱及所述第一芯片塑封，得到设于所述衬底上的第一封装体，所述第一封装体包括第一金属柱、第一芯片及第一塑封体；

S3、在所述第一封装体远离所述衬底的表面上制作第一重布线层，所述第一金属柱电连接于所述第一重布线层；

S4、在所述第一重布线层远离所述衬底的表面上倒装第二芯片，并对所述第二芯片塑封处理，得到设于所述第一重布线层上的第二封装体，所述第二封装体包括第二芯片及第二塑封体，所述第二芯片电连接于所述第一重布线层，所述第一重布线层介于所述第一芯片和所述第二芯片之间；

S5、去除所述衬底，并在所述第一封装体远离所述第二封装体的表面制作第二重布线层，所述第一芯片及所述第一金属柱分别电连接于所述第二重布线层；

S6、在所述第二重布线层远离所述第一封装体的表面制作相互间隔开的第二金属柱及倒装第三芯片，对所述第三芯片及所述第二金属柱塑封处理，得到第三封装体，所述第三芯片及所述第二金属柱分别电连接于所述第二重布线层；

S7、在所述第三封装体远离所述第一封装体的表面上制作焊球，得到晶圆，所述焊球通过所述第二金属柱电连接于所述第二重布线层。

可选地，所述第一封装体还包括被动元件组，在步骤S2之前，所述多芯片封装方法还包括将所述被动元件组贴装到所述衬底上，在步骤S2中，通过所述塑封工艺将所述第一金属柱、所述第一芯片及所述被动元件组塑封。

可选地，步骤S2包括：