[发明专利]半导体结构的制备方法以及半导体结构

说明书

本发明涉及一种半导体结构的制备方法以及半导体结构，所述半导体结构的制备方法包括：提供衬底；衬底上形成有外延层；于外延层内形成沟槽；于沟槽的底部及沟槽的底部拐角形成第一氧化层；采用氧化工艺于沟槽的侧壁、沟槽的底部及沟槽的底部拐角形成第二氧化层，位于沟槽侧壁的第二氧化层的厚度大于位于沟槽底部及沟槽底部拐角的第二氧化层的厚度；第一氧化层与第二氧化层共同构成屏蔽栅氧化层，位于沟槽侧壁的屏蔽栅氧化层与位于沟槽底部及位于沟槽底部拐角的屏蔽栅氧化层具有相同的厚度。采用本发明的半导体结构的制备方法能够提高形成的SGT MOSFET的可靠性。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法以及半导体结构。

背景技术

随着半导体技术的发展，出现了屏蔽栅沟槽金属氧化物半导体场效应晶体管(Split Gate TrenchMetal Oxide Semiconductor Field Effect Transistor，SGTMOSFET)，SGT MOSFET的栅极结构通常包括屏蔽栅和控制栅，二者都形成于沟槽中，沟槽内的上半部分是控制栅，沟槽内的下半部分是屏蔽栅。其中，屏蔽栅与沟槽之间具有一层屏蔽栅栅氧化层(Split Gate Oxide，又称Field Oxide，FOX)。

传统的FOX的制备工艺中，为了保证沟槽侧壁以及底部形成的FOX厚度一致，通常先用湿氧氧化法，再用等离子体化学气相沉积(Plasma Chemical Vapor Deposition，PCVD)法于沟槽的底部以及侧壁形成FOX。然而，传统技术对工艺配合度要求较高，难以使沟槽内侧壁以及底部的FOX之间达到理想的厚度差，从而形成的FOX各个部分的厚度均匀性也较差，导致形成的SGT MOSFET器件中的沟槽的侧壁、沟槽底部以及沟槽底部拐角处的FOX的耐压偏差较大。因此，传统技术形成的SGT MOSFET存在可靠性较低的问题。

发明内容

基于此，有必要针对传统技术中的可靠性较低问题提供一种半导体结构的制备方法以及半导体结构。

为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：

提供衬底；所述衬底上形成有外延层；

于所述外延层内形成沟槽；

于所述沟槽的底部及所述沟槽的底部拐角形成第一氧化层；

采用氧化工艺于所述沟槽的侧壁、所述沟槽的底部及所述沟槽的底部拐角形成第二氧化层，位于所述沟槽侧壁的第二氧化层的厚度大于位于所述沟槽底部及所述沟槽底部拐角的第二氧化层的厚度；所述第一氧化层与所述第二氧化层共同构成屏蔽栅氧化层，位于所述沟槽侧壁的屏蔽栅氧化层与位于所述沟槽底部及位于所述沟槽底部拐角的屏蔽栅氧化层具有相同的厚度。

在其中一个实施例中，于所述外延层内形成沟槽，包括：

于所述外延层的上表面形成掩膜层；

对所述掩膜层进行图形化处理，以形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形定义出所述沟槽的形状及位置；

基于所述图形化掩膜层刻蚀所述外延层，以于所述外延层内形成所述沟槽。

在其中一个实施例中，所述于所述沟槽的底部及所述沟槽的底部拐角形成第一氧化层包括：

于所述沟槽的底部、所述沟槽的底部拐角、所述沟槽的侧壁及所述图形化掩膜层的上表面形成第一氧化材料层；

去除位于所述图形掩膜层的上表面及位于所述沟槽侧壁的第一氧化材料层，并去除位于所述沟槽的底部及所述沟槽的底部拐角的部分所述第一氧化材料层，以形成所述第一氧化层。

在其中一个实施例中，采用热氧化工艺或湿氧氧化工艺于所述沟槽的侧壁、所述沟槽的底部及所述沟槽的底部拐角形成所述第二氧化层。