[发明专利]电子电路

权利要求书

1.一种电子电路，包括：

垂直沟槽金属氧化物半导体场效应晶体管MOSFET，配置为控制至少1安培的电流；以及

电流检测场效应晶体管FET，配置为提供电信号作为所述垂直沟槽MOSFET的漏极到源极电流的指示，

其中，所述电流检测FET的电流检测比大于15000。

2.根据权利要求1所述的电子电路，其中所述电流检测FET的所述电流检测比大于20000。

3.根据权利要求1所述的电子电路，其中所述电流检测FET的所述电流检测比大于29000。

4.根据权利要求1所述的电子电路，其中所述电流检测FET设置在所述垂直沟槽MOSFET内。

5.根据权利要求1所述的电子电路，其中所述电流检测FET与所述垂直沟槽MOSFET物理地共享沟槽。

6.根据权利要求1所述的电子电路，其中所述垂直沟槽MOSFET包括沟槽，并且其中所述沟槽包括彼此电隔离的至少两个电极。

7.根据权利要求1所述的电子电路，其中所述垂直沟槽MOSFET的栅极和漏极电耦合到所述电流检测FET的栅极和漏极。

8.一种功率半导体器件，包括：

主垂直沟槽金属氧化物半导体场效应晶体管MOSFET，包括：

多个平行的主沟槽，其中所述主沟槽包括耦合到所述主垂直沟槽MOSFET的栅极的第一电极；以及

在所述主沟槽之间的多个主台面，其中所述主台面包括所述主垂直沟槽MOSFET的主源极和主体；以及

电流检测场效应晶体管FET，包括：

多个电流检测FET沟槽，其中所述电流检测FET沟槽中的每一个包括所述多个平行的主沟槽之一的一部分；以及

在源极FET沟槽之间的多个源极FET台面和体台面，其中所述源极FET台面包括电流检测FET源极，所述电流检测FET源极与所述主垂直沟槽MOSFET的所述主源极电隔离，

隔离沟槽，其被配置以将所述主垂直沟槽MOSFET与所述电流检测FET隔离，其中所述隔离沟槽与多个所述主沟槽成角度形成并与其交叉。

9.根据权利要求8所述的功率半导体器件，其中所述多个平行的主沟槽中的每一个还包括耦合到所述主垂直沟槽MOSFET的所述主源极的主栅电极。

10.根据权利要求9所述的功率半导体器件，其中所述源极FET沟槽包括耦合到所述主垂直沟槽MOSFET的所述栅极的第一电极和与所述主栅电极电隔离的第二电极。

11.一种半导体器件，包括：

主场效应晶体管FET，所述主FET包括主FET源区；

电流检测场效应晶体管FET，配置为产生对应于所述主FET的漏源电流的信号，其中所述电流检测FET的栅极和漏极耦合到所述主FET的栅极和漏极，其中所述电流检测FET的电流检测比大于15000，所述电流检测FET包括：

形成在第一水平维度上的多个第一沟槽，配置为将电流检测FET源区与主FET源区隔离，其中所述沟槽中的每一个包括在垂直维度上的导体和电介质的多个交替层；以及

在垂直水平维度上的至少一个第二沟槽，其位于所述电流检测FET源区和所述主FET源区之间并且被配置为将所述电流检测FET源区与所述主FET源区隔离；以及

缓冲区，其将电流检测FET源区和所述主FET源区分离。

12.根据权利要求11所述的半导体器件，其中所述缓冲区包括比所述第一沟槽和第二沟槽的深度浅的PN结，其中所述缓冲区形成浮置结，

其中所述浮置结的第一侧耦合到所述主FET的所述漏极，并且所述浮置结的第二侧与所述半导体器件的任何区域隔离，并且其中

所述浮置结的所述第二侧由两个垂直沟槽界定，每个沟槽包括由绝缘体层包围的至少一层导电材料。