“M·艾曼·谢比卜”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]具有负栅极摆动能力的保护电路-CN201910560074.3有效
发明人： M·艾曼·谢比卜;C·G·廖 -专利权人：维西埃-硅化物公司
申请日： 2019-06-26 - 公布日： 2023-10-24 - 主分类号： H03K17/08 文献下载
摘要：本发明公开了一种具有负栅极摆动能力的保护电路。保护电路可以包括串联耦合在第一节点和第二节点之间的第一钳位子电路、第一开关子电路和第一电阻子电路。保护电路还可以包括串联耦合在第二节点和第一节点之间的第二钳位子电路、第二开关子电路和第二电阻子电路。第一和第二钳位子电路以及第一和第二电阻子电路可以被配置为偏置开关分流子电路。开关分流子电路可以被配置为响应于来自第一和第二钳位子电路以及指示过电压、静电放电(ESD)或类似事件的第一和第二电阻子电路的偏置电位将第一和第二节点短接在一起。第一和第二开关子电路可以被配置为防止同时发生电流路径通过第一和第二电阻子电路。
具有栅极摆动能力保护电路

[发明专利]高电子迁移率晶体管ESD保护结构-CN201910671891.6有效
发明人： M·艾曼·谢比卜;C·G·廖 -专利权人：维西埃-硅化物公司
申请日： 2019-07-24 - 公布日： 2023-07-25 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种高电子迁移率晶体管ESD保护结构。多栅极高电子迁移率晶体管(HEMT)可以包括在漏极和源极之间的二维电子气(2DEG)沟道。第一栅极可以设置为邻近漏极和源极之间的2DEG沟道。当在第一栅极和源极之间施加的电压小于与第一栅极相关联的阈值电压时，第一栅极可以配置成耗尽邻近第一栅极的2DEG沟道中的多数载流子。可以在漏极和第一栅极之间、邻近2DEG沟道处设置第二栅极。第二栅极可以电耦合到漏极。当在第二栅极与第二栅极和第一栅极之间的2DEG沟道之间施加的电压小于与第二栅极相关联的阈值电压时，第二栅极可以配置成耗尽邻近第二栅极的2DEG沟道中的多数载流子。与第二栅极相关联的阈值电压可以等于或大于与第一栅极相关联的阈值电压。
电子迁移率晶体管 esd 保护结构

[发明专利]电子电路-CN202211194090.3在审
发明人： M·艾曼·谢比卜;文杰·张 -专利权人：维西埃-硅化物公司
申请日： 2015-08-19 - 公布日： 2022-12-16 - 主分类号： H01L27/088 文献下载
摘要：本申请涉及电子电路。垂直沟槽MOSFET中的垂直检测器件。根据本发明的实施例，电子电路包括：配置为切换至少1安培电流的垂直沟槽金属氧化物半导体场效应晶体管以及配置为提供MOSFET的漏极到源极电流的指示的电流检测场效应晶体管。电流检测FET的电流检测比为至少15000并且可以大于29000。
电子电路

[发明专利]具有多个独立栅极的半导体器件-CN202080072987.1在审
发明人： S·哈瓦那;M·艾曼·谢比卜 -专利权人：硅尼克斯股份有限公司
申请日： 2020-09-10 - 公布日： 2022-05-27 - 主分类号： H01L29/78 文献下载
摘要：具有多个独立栅极的半导体器件。一种栅极控制的半导体器件，包括：半导体器件的第一多个单元，所述第一多个单元被配置为由主栅极来控制；以及半导体器件的第二多个单元，所述第二多个单元被配置为由辅助栅极来控制。主栅极与辅助栅极是电隔离的，并且半导体器件的源极和漏极并联电耦接。第一多个单元和第二多个单元在结构上可以基本相同。
具有独立栅极半导体器件

[发明专利]用于制造半导体器件的虚拟晶圆技术-CN202010237984.0在审
发明人： M·艾曼·谢比卜;K·特里尔 -专利权人：硅尼克斯股份有限公司
申请日： 2020-03-30 - 公布日： 2020-10-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了用于制造半导体器件的虚拟晶圆技术，具体公开了一种制造半导体器件的方法，包括：在轻掺杂的虚拟衬底上外延地沉积基本上没有晶体缺陷的重掺杂的衬底层。可以在去除轻掺杂的虚拟衬底之前在重掺杂的衬底层周围制造半导体器件的器件区。
用于制造半导体器件虚拟技术

[发明专利]具有非均匀沟槽氧化物的分裂栅半导体-CN202010076188.3在审
发明人： M·艾曼·谢比卜;M·阿藏;C·帕克;K·特里尔 -专利权人：硅尼克斯股份有限公司
申请日： 2020-01-23 - 公布日： 2020-08-07 - 主分类号： H01L29/78 文献下载
摘要：具有非均匀沟槽氧化物的分裂栅半导体。金属氧化物半导体场效应晶体管(MOSFET)包括多个平行沟槽。每个这样的沟槽包括耦连到MOSFET的栅极端的第一电极和与第一电极物理隔离且电隔离的第二电极。第二电极位于沟槽中第一电极的下方。第二电极包括位于MOSFET主表面以下的不同深度处的至少两个不同宽度。沟槽可以形成在外延层中。外延层相对于MOSFET的主表面以下的深度可以具有非均匀的掺杂分布。第二电极可以电耦连到MOSFET的源极端。
具有均匀沟槽氧化物分裂半导体

[发明专利]电子电路-CN201580052318.7在审
发明人： M·艾曼·谢比卜;文杰·张 -专利权人：维西埃-硅化物公司
申请日： 2015-08-19 - 公布日： 2017-08-18 - 主分类号： H01L29/78 文献下载
摘要：垂直沟槽MOSFET中的垂直检测器件。根据本发明的实施例，电子电路包括配置为切换至少1安培电流的垂直沟槽金属氧化物半导体场效应晶体管以及配置为提供MOSFET的漏极到源极电流的指示的电流检测场效应晶体管。电流检测FET的电流检测比为至少15000并且可以大于29000。
电子电路