[发明专利]外延片、外延片生长工艺及发光二极管

说明书

本发明具体公开一种外延片、外延片生长工艺及发光二极管，该生长工艺包括：提供衬底；在衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层；n型GaN层上形成有V形坑；位错阻挡层为多个周期的In_aGa_1‑aN/A_bGa_1‑bN超晶格结构，组分A为Mg或Zn中的任意一种或两种组合。位错阻挡层一方面可减少V形坑产生密度，以避免V形坑密度过大所带来的漏电、非辐射复合增加的，以使V形坑具有适当的密度；另一方面可减少由底层带来对发光层的极化效应，调节缓冲层及n型GaN层生长产生的应力，提高GaN外延层质量，增强发光辐射效率，提高发光效率。

技术领域

本发明涉及外延片技术领域，尤其涉及一种外延片、外延片生长工艺及发光二极管。

背景技术

现有的GaN基LED外延片通常包括衬底以及依次层叠在衬底上的缓冲层、n型层、多量子阱层、电子阻挡层、p型层及p型接触层，其中，主要发光来源为多量子阱层。

对于GaN基LED外延片来说，位错是影响器件性能的重要因素。为提高GaN基发光器件的光电转化效率，一种方法是采用V形坑来屏蔽位错，以此减少位错带来的性能恶化，并且V形坑是贯穿整个多量子阱层，空穴可以通过不同的应用端电流注入，注入效率能更有效的提高，有利于提高内量子效率，不同的应用端电流下，空穴注入方式不一致，大电流下绝大部分空穴是通过V形坑侧壁注入，但小电流下绝大部分是垂直注入，同时，V形坑可保证空穴注入到距离p-GaN更远的量子阱中，从而增加载流子在量子阱中的复合效率，由此可见，在多量子阱层中保留适量的V形坑有利于提高发光效率。

然而，另一方面，由于V形坑是沿着底层的线位错产生的，而位错通常是非辐射复合中心，影响内量子效率，对发光效率造成影响，且V形坑本身是一种天然的漏电通道，电子容易通过V形坑的漏电通道泄漏，当V形坑密度过大或V形坑开口过大时，这一弊端尤为严重。这使得简单在多量子阱层中保留V形坑的方法难以获得较高的发光效率。

发明内容

本发明的目的在于针对已有的技术现状，提供一种发光效率高的外延片、外延片生长工艺及发光二极管。

为达到上述目的，本发明采用如下技术方案：

作为本发明的目的之一，本发明提供一种外延片的生长工艺，包括：

提供衬底；

在所述衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层；

所述n型GaN层上形成有V形坑；

所述位错阻挡层为多个周期的In_aGa_1-aN/A_bGa_1-bN超晶格结构，组分A为Mg或Zn中的任意一种或两种组合。

在一些优选的实施例中，所述的In_aGa_1-aN/A_bGa_1-bN超晶格结构中，0.01≤a≤0.1，0.01≤b≤0.1，所述In_aGa_1-aN/A_bGa_1-bN超晶格结构的周期为5~10，且所述In_aGa_1-aN/A_bGa_1-bN超晶格结构包括周期性依次交替生长的In_aGa_1-aN层及A_bGa_1-bN层，各周期中所述In_aGa_1-aN层的生长厚度为1~3nm，所述A_bGa_1-bN层的生长厚度为1~3nm。