[发明专利]半导体存储器件及其制造方法

说明书

提供了一种半导体存储器件及制造半导体存储器件的方法。半导体存储器件包括：多个绝缘层，其在堆叠方向上彼此间隔开；狭缝绝缘层，其穿过多个绝缘层；多个第一可变电阻层，其在堆叠方向上与多个绝缘层交替地设置；多条导线，其插置在狭缝绝缘层与多个第一可变电阻层之间，并且在堆叠方向上与多个绝缘层交替地设置；导电柱，穿过多个绝缘层和多个第一可变电阻层；以及第二可变电阻层，围绕导电柱的侧壁。

相关申请的交叉引用

本申请要求于2022年1月21日提交的韩国专利申请第10-2022-0009485号的优先权，其全部内容通过引用并入本文。

技术领域

本公开的多种实施例总体涉及一种电子器件及其制造方法，更具体地，涉及一种包括可变电阻层的半导体存储器件及其制造方法。

背景技术

电子器件可以包括用于存储数据的半导体存储器件。半导体存储器件可以包括能够存储两个或更多个逻辑状态的存储单元。随着对电子器件的小型化和高性能的需求的出现，已经开发了用于提高存储单元的集成度和存储单元在低功率状态下的操作速度的多种技术。

已经提出了诸如相变随机存取存储器(PRAM)器件、磁RAM(MRAM)器件和电阻式RAM(RRAM)器件之类的下一代存储器件，作为能够提高集成度和在低功率状态下的操作速度的半导体存储器件。

发明内容

根据一个实施例，一种半导体存储器件可以包括：多个绝缘层，其在堆叠方向上彼此间隔开；狭缝绝缘层，其穿过所述多个绝缘层；多个第一可变电阻层，其在所述堆叠方向上与所述多个绝缘层交替地设置；多条导线，其插置在所述狭缝绝缘层与所述多个第一可变电阻层之间，并且在所述堆叠方向上与所述多个绝缘层交替地设置；导电柱，其穿过所述多个绝缘层和所述多个第一可变电阻层；以及第二可变电阻层，其围绕所述导电柱的侧壁。

根据一个实施例，一种制造半导体存储器件的方法可以包括：形成包括彼此交替地堆叠的多个绝缘层和多个第一可变电阻层的堆叠的结构；形成穿过所述堆叠的结构的孔；在所述孔的侧壁上形成第二可变电阻层；在所述孔的由所述第二可变电阻层暴露的区域中形成导电柱；形成穿过所述堆叠的结构的狭缝；通过刻蚀所述多个第一可变电阻层中的每一个的部分形成多个开口，所述部分临近所述狭缝；以及在所述多个开口中分别形成多条导线。

附图说明

图1A和图1B是示出根据本公开的一个实施例的半导体存储器件的示意图；

图2是示出根据本公开的一个实施例的半导体存储器件的示意性透视图；

图3是沿图2所示的线I-I’截取的半导体存储器件的截面图；以及

图4A、图4B、图4C、图4D、图4E和图4F是示出根据本公开的一个实施例的制造半导体存储器件的方法的截面图。

具体实施方式

本文中公开的具体结构或功能描述仅是说明性的，用于描述根据本公开的构思的实施例的目的。根据本公开的构思的实施例可以用多种形式实现，并且不应被解释为限制于本文阐述的具体实施例。

在下文中，诸如“第一”和“第二”之类的术语可以用于描述各种组件。然而，组件不应受这些术语限制。这些术语用于区分一个要素与另一要素，并且不暗示要素的数量或顺序。

本公开的各种实施例涉及能够提高其集成度和操作可靠性的半导体存储器件和制造该半导体存储器件的方法。

图1A和图1B是示出根据本公开的一个实施例的半导体存储器件的示意图。图1A是存储单元阵列的示意性电路图，图1B是存储单元阵列和与其相连的位线的示意性电路图。