[发明专利]三维存储器及其制作方法以及存储系统

权利要求书

1.一种三维存储器的制作方法，其特征在于，包括：

在第一半导体层上形成堆叠结构；其中，所述堆叠结构包括交替叠置的栅极层和层间介质层；

形成贯穿所述堆叠结构的沟道结构；沿着所述沟道结构的径向，所述沟道结构包括：芯部，围绕所述芯部的第一沟道层以及功能层，所述第一沟道层位于所述芯部和所述功能层之间；

对所述芯部远离所述第一半导体层的一端进行蚀刻，以形成第一开孔；

填充所述第一开孔以形成牺牲部；

形成覆盖所述堆叠结构以及牺牲部的绝缘层和选择栅；其中，所述绝缘层位于所述堆叠结构和所述选择栅之间；

形成贯穿所述选择栅以及所述绝缘层的第二开孔；其中，所述第二开孔的底部显露所述牺牲部；

形成覆盖所述第二开孔侧壁的第一介电层；

通过包括所述第一介电层的所述第二开孔去除所述牺牲部以形成第三开孔；其中，所述第三开孔包括所述第二开孔；

填充所述第三开孔以形成导电插塞；其中，所述导电插塞包括贯穿所述选择栅以及所述绝缘层的第二沟道层，所述第二沟道层与所述第一沟道层耦接。

2.根据权利要求1所述的制作方法，其特征在于，所述堆叠结构最远离所述第一半导体层的一层为顶部层间介质层；

在垂直于所述第一半导体层的方向上，所述第一开孔的深度小于所述顶部层间介质层的厚度。

3.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：

通过所述第二开孔去除与所述牺牲部接触的部分所述第一沟道层。

4.根据权利要求1所述的制作方法，其特征在于，所述形成贯穿所述选择栅以及所述绝缘层的第二开孔包括：

形成贯穿所述选择栅、且延伸进所述绝缘层的第一子孔；其中，所述第一子孔的底部位于所述绝缘层中；

形成覆盖所述第一子孔侧壁和底部的第二介电层；

形成覆盖所述第二介电层的牺牲层；

去除所述第一子孔底部的所述牺牲层和所述第二介电层，直至显露所述牺牲部，以形成包括所述第一介电层和所述牺牲层的第二开孔。

5.根据权利要求4所述的制作方法，其特征在于，所述通过所述第二开孔去除所述牺牲部以形成第三开孔还包括：

去除所述牺牲层。

6.根据权利要求1所述的制作方法，其特征在于，所述填充所述第三开孔以形成导电插塞包括：

形成覆盖所述第三开孔侧壁和/或底部的第二沟道层；其中，所述第二沟道层与所述第一沟道层耦接。

7.根据权利要求6所述的制作方法，其特征在于，所述填充所述第三开孔以形成导电插塞还包括：

以绝缘材料填充包括所述第二沟道层的第三开孔，形成填充部。

8.根据权利要求7所述的制作方法，其特征在于，所述填充所述第三开孔以形成导电插塞还包括：

在所述填充部上形成导电部，所述导电部与第二沟道层耦接；其中，所述导电部的上表面与所述第二沟道层的上表面平齐。

9.一种三维存储器，其特征在于，包括：

第一半导体层；

堆叠结构，位于所述第一半导体层上；所述堆叠结构包括交替叠置的栅极层和层间介质层；

沟道结构，贯穿所述堆叠结构；其中，沿着所述沟道结构的径向，所述沟道结构包括：芯部，围绕所述芯部的第一沟道层以及功能层，所述第一沟道层位于所述芯部和所述功能层之间；所述芯部的上表面距离所述第一半导体层的距离，小于所述功能层上表面距离所述第一半导体层的距离；

选择栅，位于所述堆叠结构远离所述第一半导体层的一端；

绝缘层，位于所述选择栅和所述堆叠结构之间；

导电插塞，贯穿所述选择栅以及所述绝缘层；所述导电插塞延伸进所述沟道结构中与所述芯部接触；其中，所述导电插塞包括第二沟道层，所述第二沟道层贯穿所述选择栅并延伸进所述沟道结构中，所述第二沟道层与所述第一沟道层耦接；

第一介电层，贯穿所述选择栅且围绕所述第二沟道层。