[发明专利]低体二极管正向导通压降的沟槽型碳化硅MOSFET的制造方法

说明书

本发明提供了一种低体二极管正向导通压降的沟槽型碳化硅MOSFET的制造方法，包括：在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，分别形成第一掩蔽层、第二掩蔽层、多晶硅源区、第一夹断区以及第二夹断区；重新形成阻挡层，并对阻挡层和第一掩蔽层蚀刻形成栅极区，氧化栅极区，形成栅极绝缘层；淀积形成栅极多晶硅层；重新形成阻挡层，并对阻挡层蚀刻形成源区金属通孔；通过源区金属通孔对多晶硅源区淀积，形成源极金属层；重新形成阻挡层，并对阻挡层蚀刻栅极金属淀通孔，淀积形成栅极金属层；清除阻挡层，在碳化硅衬底上淀积金属，形成漏极金属层，降低源极到漏极的体二极管压降。

技术领域

本发明涉及一种低体二极管正向导通压降的沟槽型碳化硅MOSFET的制造方法。

背景技术

SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。

然而由于SiC临界击穿场强特别高而栅氧质量较差，在沟槽型SiC MOSFET中，其栅氧处承受大电压，电场强度极大，故需要解决栅底端的电场强度过大问题。同时导通电阻的降低是功率MOSFET永恒不变的追求，每一种降低导通电阻的方法都应该被重视。最后SiC由于其材料特性的原因，其体二极管的导通压降较大，在2V左右，其导通损耗较大，需要降低其体二极管导通压降，以降低MOSFET开启之前的导通损耗。

发明内容

本发明要解决的技术问题，在于提供一种低体二极管正向导通压降的沟槽型碳化硅MOSFET的制造方法，降低源极到漏极的体二极管压降。

本发明是这样实现的：一种低体二极管正向导通压降的沟槽型碳化硅MOSFET的制造方法，具体包括如下步骤：

步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成第一掩蔽层以及第二掩蔽层；

步骤2、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成多晶硅源区；

步骤3、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，对漂移层进行离子注入，形成第一夹断区以及第二夹断区；

步骤4、重新形成阻挡层，并对阻挡层和第一掩蔽层蚀刻形成栅极区，氧化栅极区，形成栅极绝缘层；

步骤5、淀积形成栅极多晶硅层；

步骤6、重新形成阻挡层，并对阻挡层蚀刻形成源区金属通孔；通过源区金属通孔对多晶硅源区淀积，形成源极金属层；

步骤7、重新形成阻挡层，并对阻挡层蚀刻栅极金属淀通孔，淀积形成栅极金属层；

步骤8、清除阻挡层，在碳化硅衬底上淀积金属，形成漏极金属层。

进一步地，所述第一掩蔽层以及第二掩蔽层均为P+型。

进一步地，所述多晶硅源区为N型，所述漂移层为N型。

进一步地，所述第一夹断区以及第二夹断区均为P型；所述第一夹断区以及第二夹断区的掺杂浓度小于多晶硅源区的掺杂浓度，且高于漂移层的掺杂浓度。

本发明的优点在于：

一、该SiC MOSFET的源区不是传统的高掺n型区，而是n型多晶硅区，该源区深度超过了夹断区下方，延伸进入漂移区，和n型漂移区构成异质结，降低源极到漏极的体二极管压降；

二、在栅极下方有掩蔽层，该掩蔽层可以有效降低栅极下方和槽角处电场强度，提高栅氧可靠性；

三、在多晶硅源区下方有掩蔽层，可以提高多晶硅源区的耐压；

四、栅极控制区域包括横向的在源区和栅区之间的横向区域和栅极两侧的纵向区域，构建了横向和纵向的导电沟道，可以减低导通电阻；