[发明专利]芯片系统

说明书

本公开实施例提供一种芯片系统，所述芯片系统包括：第一晶圆，所述第一晶圆中具有阵列排布的多个第一功能芯片；第二晶圆，所述第二晶圆位于所述第一晶圆上方；所述第二晶圆中具有阵列排布的多个第二功能芯片；其中，所述第一功能芯片与所述第二功能芯片具有不同类型的功能；每个所述第二功能芯片在所述第一晶圆上的投影与至少两个相邻的所述第一功能芯片部分重叠；所述第二功能芯片与至少两个相邻的所述第一功能芯片在重叠的区域内键合连接；键合连接的所述第一功能芯片与所述第二功能芯片之间具有信号通道多路连接通道；所述多路连接通道被配置为使所述第二功能芯片与至少两个所述第一功能芯片之间具有信号通信。

技术领域

本公开涉及半导体技术领域，涉及但不限于一种芯片系统。

背景技术

随着大数据时代的到来，5G、AIoT的快速发展对芯片性能的要求越来越高，主要体现在大容量、高带宽、高运算速率、低延迟等方面；然而摩尔定律的发展已经放缓，器件特征尺寸已逼近物理极限，材料和工艺研发也遇到了瓶颈。三维集成技术将二维的芯片互连结构改为三维互连，极大提升了封装密度，从而提升了芯片性能。

然而，现有的三维集成技术多倾向于将少数不同功能的芯片构建为小型的芯片系统。在面向超级计算机、服务器、交换机等超高算力、超高带宽的需求时，仍需要将已构建好的小型芯片系统互连，拼凑构建为超大型芯片系统，这样会导致芯片系统的体积较大，互连速率也较低。

发明内容

有鉴于此，本公开实施例提供了一种芯片系统，包括：

第一晶圆，所述第一晶圆中具有阵列排布的多个第一功能芯片；

第二晶圆，所述第二晶圆位于所述第一晶圆上方；所述第二晶圆中具有阵列排布的多个第二功能芯片；

其中，所述第一功能芯片与所述第二功能芯片具有不同类型的功能；每个所述第二功能芯片在所述第一晶圆上的投影与至少两个相邻的所述第一功能芯片部分重叠；所述第二功能芯片与至少两个相邻的所述第一功能芯片在重叠的区域内键合连接；

键合连接的所述第一功能芯片与所述第二功能芯片之间具有多路连接通道；所述多路连接通道被配置为使所述第二功能芯片与至少两个所述第一功能芯片之间具有信号通信。

在一些实施例中，任意四个两两相邻的所述第一功能芯片与同一个所述第二功能芯片连接。

在一些实施例中，所述第二晶圆包括载体层，所述阵列排布的多个第二功能芯片固定在所述载体层上。

在一些实施例中，所述第二功能芯片为裸片，每个所述第二功能芯片拼接在所述载体层上。

在一些实施例中，所述第二晶圆的边缘为根据所述第二功能芯片的阵列边缘进行切割后的边缘。

在一些实施例中，所述第一功能芯片包括功能模块；

所述第二功能芯片包括至少一个核心模块和多个互连模块；所述互连模块位于所述第二功能芯片中与所述第一功能芯片重叠的区域，所述核心模块位于所述第二功能芯片中除所述互连模块以外的区域。

在一些实施例中，所述功能模块包括处理器；所述核心模块包括存储器，所述互连模块包括存储控制器。

在一些实施例中，所述功能模块包括可编程逻辑单元；所述核心模块包括开关单元，所述互连模块包括连接单元。

在一些实施例中，所述多个第一功能芯片之间具有切割道，所述切割道内具有多个测试结构；

每个所述测试结构连接一个所述第一功能芯片，以及所述第一功能芯片键合连接的所述第二功能芯片；所述第二功能芯片通过所述测试结构检测所述第一功能芯片的电性能。

在一些实施例中，所述芯片系统还包括：

多个输入输出芯片；