[发明专利]半导体结构的制造方法

说明书

提供半导体结构的制造方法。根据本公开的范例性方法包含接收鳍状结构，鳍状结构包含第一通道区与第二通道区及第一虚设栅极结构与第二虚设栅极结构，第一虚设栅极结构与第二虚设栅极结构分别设置于第一通道区与第二通道区的上方。此方法也包含将第一虚设栅极结构的一部分、第一通道区的一部分与基板在第一虚设栅极结构下方的一部分移除以形成沟槽，在沟槽中形成混合介电部件，将混合介电部件的一部分移除以形成空气间隙，将空气间隙密封，以及将空气间隙密封后，以栅极堆叠取代第二虚设栅极结构。

技术领域

本公开实施例是有关于半导体结构的制造方法，且特别是有关于形成具有降低的介电系数(κ)值的CPODE结构以降低相邻的主动区之间的寄生电容的方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了指数级成长。集成电路材料和设计的技术进步已经产生几世代的集成电路，其中每一世代都比先前世代具有更小、更复杂的电路。在集成电路发展过程中，功能密度(即，每个芯片面积的内连接装置数量)普遍增加，而几何尺寸(即，可以使用制造程序创建的最小构件(或线路))已减少。这种按比例缩小(scaling down)的工艺通常通过提高生产效率和降低相关成本提供了益处。这种按比例缩小也增加了加工和制造集成电路的复杂性，为了实现这些进步，需要在加工和制造集成电路进行类似的发展。

这种按比例缩小也增加了加工和制造集成电路的复杂性，为了实现这些进步，需要在加工和制造集成电路进行类似的发展。举例来说，已发展各种方法形成隔离结构以将主动区划分为区段。虽然现有的隔离结构通常足以隔离主动区段，但它们并非在所有方面都令人满意。

发明内容

本公开的一个实施例为一种半导体结构的制造方法。半导体结构的制造方法包含接收工件。工件包含鳍状结构、第一虚设栅极结构、第二虚设栅极结构及源极/漏极部件，鳍状结构从基板突出并包含第一通道区及第二通道区，第一虚设栅极结构设置于第一通道区的上方，第二虚设栅极结构设置于第二通道区的上方，源极/漏极部件设置于第一通道区与第二通道区之间。半导体结构的制造方法也包含将第一虚设栅极结构的一部分移除以形成暴露第一通道区的第一沟槽，将被第一沟槽暴露的第一通道区的一部分和直接位于第一通道区下方的基板的一部分移除以延伸第一沟槽，在延伸的第一沟槽中形成介电部件。介电部件通过空气间隙与源极/漏极部件间隔开。半导体结构的制造方法也包含在形成介电部件之后，以栅极堆叠取代第二虚设栅极结构。

本公开的另一个实施例为一种半导体结构的制造方法。半导体结构的制造方法包含接收工件，工件包含第一主动区与第二主动区、第一隔离部件、第二隔离部件及虚设栅极结构，第一主动区与第二主动区从基板延伸，第一隔离部件设置于基板的上方并位于第一主动区与第二主动区之间，第二隔离部件设置于第一隔离部件之上，虚设栅极结构包含位于第一主动区的上方的第一部分及位于第二主动区的上方的第二部分。半导体结构的制造方法也包含将虚设栅极结构的第一部分及第一主动区与基板在虚设栅极结构的第一部分的下方的部分移除以形成沟槽，在沟槽中形成介电部件，其中介电部件通过空气间隙与第二隔离部件间隔开，以及以栅极堆叠取代虚设栅极结构的第二部分。

本公开的又一个实施例为一种半导体结构。半导体结构包含第一介电鳍片与第二介电鳍片、多个纳米结构、栅极结构以及介电部件，第一介电鳍片与第二介电鳍片位于基板的上方并沿着第一方向纵向延伸，多个纳米结构位于基板的上方并沿着实质上垂直于第一方向的第二方向设置为与第一介电鳍片相邻，栅极结构环绕多个纳米结构中的每一个，介电部件设置于第一介电鳍片与第二介电鳍片之间并延伸到基板中。介电部件通过空气间隙与第一介电鳍片和第二介电鳍片间隔开。半导体结构也包含密封材料层，密封材料层直接设置于第一介电鳍片的上方并与介电部件相邻以将空气间隙密封。

附图说明

根据以下的详细说明并配合所附图式做完整公开。应注意的是，根据本产业的一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1是根据本公开各种实施例绘示形成半导体装置范例性方法的流程图。