[发明专利]三维半导体器件及其制造方法

说明书

公开了三维半导体器件及其制造方法。所述器件包括：第一有源区，在衬底上，并且包括第一源/漏图案和被连接到所述第一源/漏图案的第一沟道图案；第一有源接触部，在所述第一源/漏图案上；第二有源区，在所述第一有源区和所述第一有源接触部上，并且包括第二源/漏图案和被连接到所述第二源/漏图案的第二沟道图案；第二有源接触部，在所述第二源/漏图案上；栅电极，所述栅电极从所述第一沟道图案朝着所述第二沟道图案竖直地延伸；第一电力线和第二电力线，在所述第一有源区下方；以及第一金属层，在所述栅电极和所述第二有源接触部上。

相关申请的交叉引用

本申请根据要求于2021年9月27日在韩国知识产权局递交的韩国专利申请No.10-2021-0127028的优先权，其公开内容由此通过引用全部并入。

技术领域

本发明构思涉及三维半导体器件和/或其制造方法，更具体地，涉及包括场效应晶体管的三维半导体器件和/或其制造方法。

背景技术

半导体器件包括含金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也逐渐地缩小。MOSFET的缩小可能使半导体器件的操作特性变差。因此，已经进行各种研究以开发具有卓越性能同时克服由半导体器件的高集成度导致的限制的半导体器件的制造方法。

发明内容

本发明构思的一些示例实施例提供了具有增大的集成度的三维半导体器件。

本发明构思的一些示例实施例提供了具有增大的集成度的半导体器件的制造方法。

根据本发明构思的一些示例实施例，一种三维半导体器件可以包括：衬底上的第一有源区，所述第一有源区包括第一源/漏图案和与所述第一源/漏图案连接的第一沟道图案；第一有源接触部，在所述第一源/漏图案上；第二有源区，在所述第一有源区和所述第一有源接触部上，所述第二有源区包括第二源/漏图案和与所述第二源/漏图案连接的第二沟道图案；第二有源接触部，在所述第二源/漏图案上；栅电极，所述栅电极从所述第一沟道图案向所述第二沟道图案竖直延伸；第一电力线和第二电力线，在所述第一有源区下方；以及第一金属层，在所述栅电极和所述第二有源接触部上。所述第一有源接触部可以包括：第一连接部，被连接到所述第一源/漏图案；以及第一焊盘部，所述第一焊盘部从所述第一连接部水平延伸。所述第二有源接触部可以包括：第二连接部，被连接到所述第二源/漏图案；以及第二焊盘部，所述第二焊盘部从所述第二连接部水平延伸。所述第一焊盘部可以从所述第二有源接触部水平偏移。所述第二焊盘部可以从所述第一有源接触部水平偏移。所述第一焊盘部可以通过第一通孔电连接到所述第一金属层中的第一布线和所述第一电力线之一。所述第二焊盘部可以通过第二通孔电连接到所述第一金属层中的第二布线和所述第二电力线之一。

根据本发明构思的一些示例实施例，一种三维半导体器件可以包括：衬底上的第一有源区，所述第一有源区包括第一源/漏图案和与所述第一源/漏图案连接的第一沟道图案；第一有源接触部，在所述第一源/漏图案上；第二有源区，在所述第一有源区和所述第一有源接触部上，所述第二有源区包括第二源/漏图案和与所述第二源/漏图案连接的第二沟道图案；第二有源接触部，在所述第二源/漏图案上，所述第二有源接触部包括与所述第一有源接触部竖直交叠的第一部分以及不与所述第一有源接触部竖直交叠的第二部分；栅电极，所述栅电极从所述第一沟道图案向所述第二沟道图案竖直延伸；电力线，在所述第一有源区下方；第一金属层，在所述栅电极和所述第二有源接触部上；以及下通孔，在所述第二部分的底表面上，所述下通孔将所述第二部分电连接到所述电力线。所述下通孔可以与所述第一有源接触部的侧壁间隔开。