[发明专利]三维半导体器件及其制造方法

权利要求书

1.一种三维半导体器件，包括：

衬底上的第一有源区，所述第一有源区包括第一源/漏图案和与所述第一源/漏图案连接的第一沟道图案；

第一有源接触部，在所述第一源/漏图案上；

第二有源区，在所述第一有源区和所述第一有源接触部上，所述第二有源区包括第二源/漏图案和与所述第二源/漏图案连接的第二沟道图案；

第二有源接触部，在所述第二源/漏图案上；

栅电极，从所述第一沟道图案向所述第二沟道图案竖直地延伸；

第一电力线和第二电力线，在所述第一有源区下方；以及

第一金属层，在所述栅电极和所述第二有源接触部上，

所述第一有源接触部包括：

第一连接部，与所述第一源/漏图案连接；以及

第一焊盘部，从所述第一连接部水平地延伸，

所述第二有源接触部包括：

第二连接部，与所述第二源/漏图案连接；以及

第二焊盘部，从所述第二连接部水平地延伸，

所述第一焊盘部从所述第二有源接触部水平地偏移，

所述第二焊盘部从所述第一有源接触部水平地偏移，

所述第一焊盘部通过第一通孔电连接到所述第一金属层中的第一布线和所述第一电力线之一，并且

所述第二焊盘部通过第二通孔电连接到所述第一金属层中的第二布线和所述第二电力线之一。

2.根据权利要求1所述的三维半导体器件，其中，所述第一连接部和所述第二连接部彼此竖直地交叠。

3.根据权利要求2所述的三维半导体器件，其中，

所述第一源/漏图案与所述第一连接部竖直地交叠，并且

所述第二源/漏图案与所述第二连接部竖直地交叠。

4.根据权利要求1所述的三维半导体器件，其中，

所述第一通孔与所述第一布线电连接，并且

所述第一通孔与所述第二有源接触部的侧壁间隔开。

5.根据权利要求1所述的三维半导体器件，其中，

所述第二通孔与所述第二电力线电连接，并且

所述第二通孔与所述第一有源接触部的侧壁间隔开。

6.根据权利要求1所述的三维半导体器件，其中，

所述第一有源区是PMOSFET区和NMOSFET区之一，并且

所述第二有源区是PMOSFET区和NMOSFET区中的另一个。

7.根据权利要求1所述的三维半导体器件，还包括：

第一栅极切割图案和第二栅极切割图案，在所述栅电极的相对端，

其中，所述第一栅极切割图案和所述第二栅极切割图案与所述第一电力线和所述第二电力线竖直地交叠。

8.根据权利要求1所述的三维半导体器件，还包括：

输电网络，在所述衬底的底表面上；以及

多个贯通孔，将所述第一电力线和所述第二电力线电连接到所述输电网络。

9.根据权利要求1所述的三维半导体器件，其中，

所述第一通孔的至少一部分与所述第一布线竖直地交叠，并且

所述第二通孔的至少一部分与所述第二布线竖直地交叠。

10.根据权利要求1所述的三维半导体器件，其中，

所述第一有源接触部还包括：第三焊盘部，与所述第一焊盘部相对地设置，

所述第三焊盘部从所述第二有源接触部水平地偏移，并且

所述第三焊盘部通过第三通孔电连接到所述第一金属层中的第三布线。