[发明专利]集成HJD的碳化硅UMOSFET器件及其制备方法

说明书

本发明公开了一种集成HJD的碳化硅UMOSFET器件及其制备方法，涉及半导体技术领域，包括：衬底；外延层，位于衬底的一侧；间隔排布的第一注入区和第二注入区，分别位于外延层背离衬底的一侧；多晶硅层，位于第一注入区与第二注入区之间，且位于外延层背离衬底的一侧，多晶硅层与外延层之间为异质结接触；源极，位于第一注入区、第二注入区和多晶硅层背离衬底的一侧，且源极至少部分覆盖第一注入区、第二注入区和多晶硅层。本申请能够减小了开关的损耗，提高了器件的能量转化效率。

技术领域

本发明属于半导体技术领域，具体涉及一种集成HJD的碳化硅UMOSFET器件及其制备方法。

背景技术

碳化硅(Silicon Carbide，SiC)作为一种宽禁带半导体材料，相较于传统的硅材料具有更宽的禁带宽度、更大的饱和电子漂移速率以及更高的热传导率等优点，更适应于高温高压高频环境。

金属氧化物半导体场效应管(Metal Oxide Semiconductor Field EffectTransistor，MOSFET)具有集成密度高，热稳定性好，抗辐射能力强等一系列优点，被广泛应用于电力电子系统。碳化硅MOSFET作为新型第三代半导体器件，相比于硅MOSFET器件乃至硅IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件具有更低的导通损耗、更高的耐压能力和更大的功率密度，即碳化硅MOSFET具有显著的性能优势及巨大的发展潜能。

U型沟槽栅金属氧化物半导体场效应管(U Trench Metal Oxide SemiconductorField Effect Transistor，UMOSFET)相对于DMOSFET，具有导通电阻小，元胞尺寸小的优点。

碳化硅MOSFET在电力电子系统中主要充当电子开关；当其处于导通状态时，寄生的PIN二极管进入漂移区的少子空穴寿命增大，其反向恢复急剧恶化，会导致开关功耗增大，降低能量传输效率，通常需要在碳化硅MOSFET体外并联或者体内集成一个二极管，以改善碳化硅MOSFET体二极管的性能，从而提高碳化硅MOSFET的工作效率。

在碳化硅MOSFET体外反向并联二极管可大幅度改善碳化硅MOSFET体二极管的性能，但会增大整个模块的面积，提高器件的封装成本，且会引入寄生电容和寄生电感，因此，现有的技术均在碳化硅MOSFET内部集成肖特基势垒二极管(Schottky Barrier Diode，SBD)或结势垒肖特基二极管(Junction Barrier Schottky Diode，JBS)，但内部集成SBD或JBS仍具有较大的开启电压，因此，亟需改善现有技术中碳化硅MOSFET的开启电压。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种集成HJD的碳化硅UMOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

第一方面，本申请提供一种集成HJD的碳化硅UMOSFET器件，包括：

衬底；

外延层，位于衬底的一侧；

间隔排布的第一注入区和第二注入区，分别位于外延层背离衬底的一侧；

多晶硅层，位于第一注入区与第二注入区之间，且位于外延层背离衬底的一侧，多晶硅层与外延层之间为异质结接触；

源极，位于第一注入区、第二注入区和多晶硅层背离衬底的一侧，且源极至少部分覆盖第一注入区、第二注入区和多晶硅层。

可选地，还包括：

P-base区，位于外延层背离衬底的一侧；

N+注入区，位于P-base区背离衬底的一侧，位于N+注入区背离衬底的一侧至少部分覆盖源极。

可选地，还包括：