[发明专利]半导体器件、存储器、打印头及耗材盒

说明书

本申请公开了一种半导体器件、存储器、打印头及耗材盒，该半导体器件包括半导体基板及设于半导体基板的晶体管、反熔丝元件、电阻器元件、第一端子和第二端子，晶体管连接于第一端子，反熔丝元件经第一布线、第三布线连接于晶体管和第二端子之间，电阻器元件经第二布线、第四布线与反熔丝元件并联连接于晶体管和第二端子之间，第一布线和第三布线均称为反熔丝布线，第二布线和第四布线均称为电阻器布线，至少一条反熔丝布线呈第一层叠式结构设置，和/或，至少一条电阻器布线与对应的反熔丝布线呈第二层叠式结构设置。本申请能够使电阻器布线的布线空间更大，从而提高电阻器布线的电阻，以能够提高数据读取精度。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件、以及包含该半导体器件的存储器、打印头和耗材盒。

背景技术

反熔丝元件作为一次性编程存储器被广泛使用。然而，在半导体工艺中，诸多因素会降低数据写入反熔丝元件前后的准确性。目前，常用的反熔丝元件连接结构为：将反熔丝元件与电阻器元件并联，然后再将并联后的反熔丝元件和电阻器元件串联于电源信号端和接地端之间，且使反熔丝元件和电阻器元件通过晶体管连接到接地端。

现有技术中，一般通过提高晶体管到电阻器元件的布线长度来提高晶体管与电阻器元件之间的布线电阻，从而提高数据读写前后的电压值，进而提高数据读取精度，但是，现有技术的布局方式，布线电阻提高的程度有限，对提高数据读取精度效果不明显，要想达到明显的效果则占芯片面积较大，导致芯片成本增加。

发明内容

为了克服上述现有技术存在的问题，本申请的主要目的在于提供一种能够提高数据读取精度，且成本低的半导体器件。

为了实现上述目的，本申请具体采用以下技术方案：

半导体基板，设有第一端子和第二端子；

晶体管，设于所述半导体基板，并连接于所述第一端子；

反熔丝元件，设于所述半导体基板，并连接于所述晶体管和所述第二端子之间；

电阻器元件，设于所述半导体基板，并与所述反熔丝元件并联连接于所述晶体管和所述第二端子之间；

其中，所述晶体管一方面经第一布线连接于所述反熔丝元件一端，所述晶体管另一方面经第二布线连接于所述电阻器元件一端；所述反熔丝元件的另一端经第三布线连接于所述第二端子，所述电阻器元件的另一端经第四布线连接于所述第二端子；

所述第一布线和所述第三布线均称为反熔丝布线，所述第二布线和所述第四布线均称为电阻器布线；

至少一条所述反熔丝布线呈第一层叠式结构设置，和/或，至少一条所述电阻器布线与对应的所述反熔丝布线呈第二层叠式结构设置，所述电阻器布线电阻之和大于所述反熔丝布线电阻之和。