[发明专利]脉冲神经网络芯片架构、芯片及系统

说明书

本发明公开一种脉冲神经网络芯片架构、芯片及系统，其中脉冲神经网络芯片架构，包括：阈值交叉型数据转换器、事件预检测器、决策决定器和至少两层的脉冲神经网络，所述阈值交叉型数据转换器，用于将输入模拟信号进行时间域上编码，输出模拟信号跨越每一个电压阈值的第一路脉冲信号以及模拟信号跨越每一个电压阈值方向的第二路脉冲信号；事件预检测器，用于根据第一路脉冲信号和第二路脉冲信号确定事件的开始时间和结束时间；其中，脉冲神经网络的层间为全连接，第一层神经元由阈值交叉型数据转换器的两路脉冲输出信号驱动，其他层的神经元由前一层的输出脉冲驱动，决策决定器根据最后一层神经元的输出脉冲信号输出推断结果。本发明可以免去时钟同步，降低功耗，实现终极事件驱动。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种脉冲神经网络芯片架构、芯片及系统。

背景技术

随着物联网电子设备越来越多，对物联网芯片的需求也越来越大。对芯片来说，功耗和时延是其性能的重要考量因素。

事件驱动型芯片因为具有较低的功耗和时延逐渐成为物联网芯片设计的主流。脉冲神经网络(Spiking Neural Network,简称SNN)借鉴人脑处理信息的机制，模拟人脑工作模式，其直接利用神经元的脉冲发放时间作为其输入与输出，充分利用时间信息，具备脉冲稀疏性，同时，脉冲神经元接收到脉冲时，将累计输入至膜电位，当膜电位达到阈值时才进行脉冲发放，即为事件驱动型。由于SNN具备脉冲稀疏性和其本身为事件驱动型，其可以类似于人脑更加高效地进行信息处理，实现低延时、低功耗，因此SNN芯片应用于智能物联网将成为趋势。

现有的SNN芯片主要是基于全局异步局部同步的方式以保证脉冲流正确处理的数字电路，由于存在局部同步，需要同步时钟，故仍存在额外功耗。

发明内容

本发明提供一种脉冲神经网络芯片架构、芯片及系统，可以解决上述技术问题，可以免去时钟同步，降低功耗。

本发明提供的一种脉冲神经网络芯片架构，包括：阈值交叉型数据转换器、事件预检测器、决策决定器和至少两层的脉冲神经网络，所述阈值交叉型数据转换器，用于将输入模拟信号进行时间域上编码，输出模拟信号跨越每一个电压阈值的第一路脉冲信号以及模拟信号跨越每一个电压阈值方向的第二路脉冲信号；所述事件预检测器，用于根据第一路脉冲信号和第二路脉冲信号确定事件的开始时间和结束时间；其中，脉冲神经网络的层间为全连接，第一层神经元由阈值交叉型数据转换器的两路脉冲输出信号驱动，其他层的神经元由前一层的输出脉冲驱动，决策决定器根据最后一层神经元的输出脉冲信号输出推断结果。

本发明还提供一种智能物联网芯片，包括系统级芯片、模块级芯片和电路级芯片，其中，系统级芯片包括唤醒芯片和由唤醒芯片基于事件驱动的多个高性能芯片；模块级芯片，包括多个功能处理模块，每个功能处理模块均由事件驱动；电路级芯片采用上述的脉冲神经网络芯片架构。

本发明还提供一种智能物联网系统，包括多个物联网芯片，所述物联网芯片采用上述的脉冲神经网络芯片架构。

本发明通过阈值交叉型数据转换器将输入模拟信号进行时间域上编码形成脉冲作为脉冲神经网络的第一层输入的事件驱动，脉冲神经网络的其他层由前一层输出的脉冲作为驱动，最后由事件预检测器形成的时间信息确定脉冲神经网络何时输出计算结果，保证芯片电路级也实现事件驱动，从而对整个电路系统来说，完全免去了时钟同步，降低功耗，实现终极事件驱动。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供一种脉冲神经网络芯片架构示意图；

图2为图1对应的脉冲神经网络芯片架构示意图；