[发明专利]一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法

说明书

本发明涉及薄膜材料制备领域，具体涉及一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法。本发明公开了p型锌钴复合氧化物半导体薄膜的原子层沉积方法，利用钴前驱体和锌前驱体在ALD沉积窗口与氧反应物重复沉积循环，制备具有p型半导体性质的Zn_xCo_yO_1‑x‑y氧化物薄膜。本发明与传统的物理、化学气相沉积法制备锌钴复合氧化薄膜的技术相比，具有薄膜厚度精确可控、大面积沉积均匀性好、沉积温度低、台阶覆盖率好等特点，提高了制备锌钴复合氧化薄膜的工艺水平。

技术领域

本发明涉及半导体材料制备领域，具体涉及一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法。

背景技术

半导体材料作为光电子领域的基础材料，其产业化一直在加速发展并日趋成熟，尤其是氧化物薄膜。目前，半导体材料已具备较为成熟的制备工艺。然而，半导体材料存在一个有待突破的技术难点——现今己经实用化且性能不断得到提升的均为n型半导体薄膜材料，而与之对应的有具备良好性能的p型材料仍然处于实验室研究阶段。相较于性能优异的n型薄膜材料，目前报道的p型材料则相形见绌，大部分的电学性能均远不如n型材料，这直接导致了器件制作时p型电极与n型电极接触会形成高势垒而劣化器件性能，进而制约了p型氧化物在晶体管器件、太阳能电池、传感器等领域的应用和发展。

目前，制备p型半导体薄膜材料的主要方法包括：液相法、固相反应法、脉冲激光法、磁控溅射、射频溅射和化学气相沉积等。但是，p型薄膜作为一种功能薄膜，须考虑其在各种小尺寸电子器件上的发展需求，尤其是在复杂三维形态衬底上制备时的厚度要越发精确，甚至要达到1-2纳米厚度的差异精度。而传统的液相法，物理气相沉积或化学气相沉积均有很大的局限性，很难在几纳米的厚度内达到上述精度要求，尤其是针对复杂的高深宽比结构衬底。原子层沉积(ALD)技术基于表面自限制、自饱和的吸附反应，对薄膜的成分和厚度有出色的控制能力，能同时达到高纯度、高密度、出色的均匀性、极好的保形性以及原子级光滑度等要求，适用于复杂结构和高深宽比衬底表面的沉积。并且，ALD技术可实现沉积过程对薄膜化学组分的精确控制，在制备二元，多元或掺杂的p型薄膜方面具有非常大的优势。

迄今为止，ALD技术已经成功制备大部分的p型半导体材料，例如二铜氧化物(CuO，Cu₂O)、三元铜氧化物CuMO₂(M:Al,Ga,In,Sr,Y,Sc,Cr)、一氧化锡(SnO)、氧化镍(NiO)、四氧化三钴(Co₃O₄)、氧硫化物、普通掺杂氧化物(N,P-ZnO，N-TiO₂)等。通过对比不同方法获得的p型导电薄膜性能差异，可发现，ALD技术制得的薄膜比其他方法制备的薄膜具有更好的性能(尤其是电学性能)，电阻率可达到目前p型材料的最优值(低至10^-3Ωcm)。虽然大部分的p型材料在ALD方面的工艺都已有报道，但关于三元钴氧化物(尤其是Zn_xCo_yO_1-x-y)的研究甚少。

发明内容

为了克服上述现有技术的不足，本发明提供了一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法，本方法具有薄膜厚度精确可控、大面积沉积均匀性好、沉积温度低、台阶覆盖率好等特点。

为了实现上述目的，本发明所采用的技术方案是：

本发明提供了一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法，该方法包括以下步骤：

S1、对衬底进行预处理，打开ALD腔体，将清洗完毕的衬底放置于反应腔中，腔体真空抽至0hPa；

S2、将腔体的沉积温度加热至100-175℃开始后续的沉积过程；

S3、沉积过程：

S3.1、锌前驱体脉冲0.1～1s，高纯氮气吹扫5s，共反应物脉冲0.1～1s，高纯氮气吹扫5s，沉积氧化锌；