[发明专利]三维存储器及其制备方法

说明书

本申请公开了一种三维存储器及其制备方法，涉及半导体芯片技术领域，旨在提升三维存储器制备过程的可靠性，以及三维存储器的结构稳定性。制备方法包括：在衬底上形成堆叠结构；所述堆叠结构包括交替叠置的电介质层和栅牺牲层。在所述堆叠结构上形成第一接触柱。在所述堆叠结构远离所述衬底的一侧键合外围器件。去除所述衬底，并自所述堆叠结构远离所述外围器件的一侧，形成栅线缝隙；所述栅线缝隙贯穿所述堆叠结构。经由所述栅线缝隙，去除所述栅牺牲层并形成栅线层；所述栅线层与所述第一接触柱电连接。本申请用于制备三维存储器。

技术领域

本公开涉及半导体芯片技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。

为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。

如何提升三维存储器制备过程的可靠性，提升三维存储器的结构稳定性是当前亟待解决的问题。

发明内容

本公开的实施例提供一种三维存储器及其制备方法，旨在提升三维存储器制备过程的可靠性，以及三维存储器的结构稳定性。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种三维存储器的制备方法。所述制备方法包括：在衬底上形成堆叠结构；所述堆叠结构包括交替叠置的电介质层和栅牺牲层。在所述堆叠结构上形成第一接触柱。在所述堆叠结构远离所述衬底的一侧键合外围器件。去除所述衬底，并自所述堆叠结构远离所述外围器件的一侧，形成栅线缝隙；所述栅线缝隙贯穿所述堆叠结构。经由所述栅线缝隙，去除所述栅牺牲层并形成栅线层；所述栅线层与所述第一接触柱电连接。

本公开的上述实施例提供的三维存储器的制备方法，先在保护盖层内制备第一接触柱，然后再从堆叠结构远离所述外围器件的一侧制作栅线缝隙。可以增加第一接触柱与栅线缝隙之间的间隔，进而可以增加第一接触柱的尺寸，提升第一接触柱与栅线层之间的接触面积，有利于第一接触柱准确落在栅牺牲层上，并与后续形成的栅线层电连接，提升第一接触柱与栅线层之间的连接稳定性。在键合外围器件之后，通过栅线缝隙形成栅线层，可以提升外围器件与第一接触柱之间的对位精度，有利于降低保护盖层(第一接触柱)与外围器件键合的难度，提升三维存储器制备工艺的稳定性，并提升外围器件与第一接触柱之间的连接可靠性。在台阶远离衬底的一侧形成第一停止部，第一停止部被配置为制作第一接触柱的停止层，第一停止部的厚度可以根据需要进行调整；而且不需要以栅线层为停止层制作第一接触柱，这样，在形成栅线层的过程中，只需要沉积正常厚度(能够将去除栅牺牲层形成的栅线层间隙填满)的栅线材料，不需要在栅线层与第一接触柱连接的位置沉积较厚的栅线材料，有利于提升栅线材料回刻过程中的开口大小，提升栅线材料回刻工艺的均匀性。

在一些实施例中，所述堆叠结构具有多个台阶。在所述形成第一接触柱之前，所述制备方法还包括：形成沟道结构，所述沟道结构贯穿所述堆叠结构。在所述台阶的端部形成第一停止部。形成覆盖所述堆叠结构和所述第一停止部的保护盖层。

在一些实施例中，在所述台阶的栅牺牲层上形成所述第一停止部。在所述堆叠结构上形成第一接触柱的过程中，形成第二接触柱和第一停止部；所述第二接触柱与所述沟道结构电连接，所述栅线缝隙停止于所述第二停止部。