[发明专利]嵌入式扇出型封装结构及其制造方法

说明书

本发明公开的一种嵌入式扇出型封装结构及其制造方法，结构包括FCBGA基板以及内嵌扇出型封装；扇出型封装内封装有Si中介层芯片和再分配层，再分配层的表面接点形成第一金属凸体；基板包括芯层以及堆栈于芯层表面的多层增层线路板，各层增层线路板间通过镭射开孔并电镀金属进行电性连接；扇出型封装内嵌于基板时，扇出型封装表面的第一金属凸体及基板表面的电镀金属露出增层线路板表面。将中密度的布线从Si中介层芯片移出，放在扇出型封装内，扇出型封装可以设计中密度的布线，并且有较低的成本，缩小尺寸的Si中介层芯片包在扇出型封装内，扇出型封装再嵌入在FCBGA基板，可以降低成本，封装制程也相对简单，封装成本也比较低。

技术领域

本发明属于半导体封装领域，尤其涉及一种嵌入式扇出型封装结构及其制造方法。

背景技术

随着人工智能(AI)、数据中心、高性能计算(HPC)、网络和图形加速显卡等多种应用需要更高的内存带宽，先进封装成为支持高带宽内存(HBM，high bandwidth memory)宽I/O的越来越重要的因素。目前主要有三个先进封装技术为业界所使用，台积电TSMC的CoWoS(Chip on Wafer on Substrate)、英特尔Intel的EMIB(Embedded Multi-DieInterconnect Bridge)及三星Samsung的H-Cube。

台积电TSMC的CoWoS：典型的2.5D封装，将Processor、Logic及HBM的芯片安装在Si中介层上、Si中介层上有复数层的再分配层(RDL,redistribution layer)，分配层布线的线宽线距小于1.2微米(um)。如此细微的布线，可以提供芯片间高及中密度信号的连接，这是FCBGA基板(或称载板)无法提供的布线密度，以及中及低密度信号的连接。Si中介层再安装在FCBGA基板上，Si中介层有TSV(through silicon via，通过硅通孔)，将上层信号导到下层，再与FCBGA基板做信号导通。Si中介层晶圆的制作由晶圆厂完成，因为光罩(reticle)及曝光制程设备的限制，Si中介层很难做到足够的大来放置很多的芯片，另外成本高是CoWoS为人诟病的地方。

英特尔Intel的EMIB：Intel的作法是将昂贵Si中介层尺寸缩小，Si中介层没有TSV(through silicon via，通过硅通孔)，将上层信号导到下层，因为信号只在Si中介层表面的RDL内传输，没有TSV潜在会降低的芯片的表现。

单数颗或复数颗Si中介层嵌入于FCBGA基板内，需要高及中密度信号连接的布线设计在Si中介层上，低密度信号连接的布线设计在FCBGA基板上，虽然Si中介层尺寸缩小降低了成本，不过FCBGA基板无法设计中密度信号连接的布线(线宽线距介于8um到1.5um之间)，ABF材料内有二氧化硅填料(silica filler)，盲孔(blind via hole)无法用蚀刻(etching)的方式开孔，而用雷射钻开盲孔(blind via hole)，尺寸有限制，太小的孔无法钻，所以基板与芯片的接点的大小与间距无法缩小，Si中介层及芯片尺寸无法进一步缩小，成本无法降低。

目前芯片与Si中介层连接的接点间距55um，芯片与FCBGA基板连接的接点间距130um。

三星Samsung的H-Cube：基本上与台积电TSMC的CoWoS类似，芯片安装在大片的Si中介层上，Si中介层再安装在细间距(fine pitch)的基板上，再安装在高密度互连(HDI，high density interconnect)的基板上。因为使用大片的Si中介层及两个基板，面对的问题跟CoWoS一样，Si中介层难做到足够的大、成本很高。

因此，现有的作法不只Si中介层尺寸大(因为所有高、中、低密度的布线都在上面)且需要TSV(through silicon via，通过硅通孔)，造成成本太贵。就是Si中介层尺寸缩小，高、中密度的布线在上面，FCBGA基板只能设计低密度(线宽线距大于8um)的布线，Si中介层尺寸无法进一步缩小，甚至放更多的芯片的时候，Si中介层尺寸还要加大，成本无法进一步降低。