[发明专利]嵌入式扇出型封装结构及其制造方法在审
申请号: | 202210239002.0 | 申请日: | 2022-03-11 |
公开(公告)号: | CN114725056A | 公开(公告)日: | 2022-07-08 |
发明(设计)人: | 方立志 | 申请(专利权)人: | 艾司博国际有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 上海唯源专利代理有限公司 31229 | 代理人: | 季辰玲 |
地址: | 中国香港九龙旺角弥敦道721*** | 国省代码: | 香港;81 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 扇出型 封装 结构 及其 制造 方法 | ||
1.一种嵌入式扇出型封装结构,其特征在于:包括FCBGA基板以及内嵌于所述FCBGA基板的扇出型封装;所述扇出型封装内封装有电性连接的Si中介层芯片和再分配层,所述再分配层布线于所述Si中介层芯片表面,所述再分配层的表面接点形成第一金属凸体;所述FCBGA基板包括芯层以及堆栈于所述芯层表面的至少两层增层线路板,各层所述增层线路板间通过镭射开孔及孔内填充电镀金属进行电性连接;
所述扇出型封装内嵌于所述FCBGA基板时,所述扇出型封装表面的所述第一金属凸体及所述FCBGA基板表面的所述电镀金属露出所述增层线路板表面。
2.根据权利要求1所述的嵌入式扇出型封装结构,其特征在于:所述Si中介层芯片上表面的接点形成第二金属凸体,多层所述再分配层布线于所述Si中介层芯片上表面且与所述第二金属凸体电性连接。
3.根据权利要求2所述的嵌入式扇出型封装结构,其特征在于:所述再分配层的线宽线距介于30μm~1.5μm。
4.根据权利要求1所述的嵌入式扇出型封装结构,其特征在于:所述芯层的上表面及下表面分别压合有多层所述增层线路板,每层所述增层线路板包括ABF增层膜片以及形成于所述ABF增层膜片表面的电路。
5.根据权利要求4所述的嵌入式扇出型封装结构,其特征在于:所述FCBGA基板上表面的增层线路板对应所述扇出型封装形成空腔,所述扇出型封装与所述空腔间的间隙填入树脂。
6.根据权利要求4所述的嵌入式扇出型封装结构,其特征在于:所述FCBGA基板下表面的增层线路板的底部形成锡球垫。
7.根据权利要求4所述的嵌入式扇出型封装结构,其特征在于:所述芯层设有通孔,所述芯层的上表面及下表面分别形成电路并通过所述通孔导通。
8.根据权利要求1所述的嵌入式扇出型封装结构,其特征在于:所述FCBGA基板的上表面形成有供电性连接内存芯片及处理器芯片或逻辑芯片的锡铜凸块。
9.根据权利要求8所述的嵌入式扇出型封装结构,其特征在于:所述FCBGA基板的上表面与待安装内存芯片及处理器芯片或逻辑芯片之间的间隙设有底部填充并贴有散热片。
10.一种用于制造根据权利要求1~9中任一项所述的嵌入式扇出型封装结构的制造方法,其特征在于,所述制造方法包括:
制作扇出型封装,所述扇出型封装内封装有电性连接的Si中介层芯片和再分配层,所述再分配层布线于所述Si中介层芯片表面,所述再分配层的表面接点形成第一金属凸体;
制作FCBGA基板,于FCBGA基板的芯层上表面及下表面分别压合多层增层线路板,各层所述增层线路板间通过镭射开孔及孔内填充电镀金属进行电性连接;
于所述FCBGA基板上表面的增层线路板开设空腔,将所述扇出型封装放置于所述空腔,所述第一金属凸体朝上;
于所述扇出型封装及所述FCBGA基板的上表面继续制作增层线路板进行封装,露出所述第一金属凸体及所述增层线路板中的电镀金属;
于所述FCBGA基板下表面的增层线路板的底部制作锡球垫。
11.根据权利要求10所述的制造方法,其特征在于,制作扇出型封装的步骤包括:
将Si中介层芯片黏附在载具上,于所述Si中介层芯片的上表面接点设置有第二金属凸体;
于所述Si中介层芯片上压模灌树脂继续封装,研磨树脂至露出所述第二金属凸体;
于树脂上表面布线再分配层,所述再分配层与所述第二金属凸体电性连接;
于所述再分配层的上表面接点设置第一金属凸体;
移除所述载具,切成单颗扇出型封装。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾司博国际有限公司,未经艾司博国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210239002.0/1.html,转载请声明来源钻瓜专利网。