[发明专利]半导体结构

说明书

一种半导体结构，包括基板及基板上的多个双端口SRAM单元阵列。双端口SRAM单元阵列的每一者包括写入端口及读取端口。写入端口包括两个写入传输闸晶体管、两个写入下拉晶体管以及两个写入上拉晶体管。双端口SRAM单元的阵列包括写入端口彼此紧邻的第一及第二双端口SRAM单元。第一及第二双端口SRAM单元的两个写入传输闸晶体管共享共同栅极电极。第一及第二双端口SRAM单元的两个写入下拉晶体管的源极/漏极电极共享共同接点。第一双端口SRAM单元包括连接至共同接点的Vss导线。第二双端口SRAM单元包括连接至共同栅极电极的写入字元线着陆垫。Vss导线及写入字元线着陆垫位于第一金属层。

技术领域

本公开涉及一种半导体结构及其制造工艺，尤其涉及一种具有双端口SRAM单元的半导体结构及其制造工艺。

背景技术

电子工业经历了对更小且更快的电子装置不断增长的需求，这些电子装置能够支持更多数量的越来越复杂且精密的功能。为了满足这些需求，集成电路(integratedcircuit,IC)工业持续地倾向制造低成本、高性能且低功耗的IC。迄今为止，这些目标在很大程度上是通过缩小IC尺寸(例如：最小IC特征尺寸)并进而提高生产效率且降低相关成本来实现的。然而，这种微缩也增加了IC制造工艺的复杂性。因此，实现IC装置及其性能的持续进步，需要在IC制造工艺与技术上有着类似的进步。在嵌入式存储器设计中需要一种这样的进步。举例来说，如何为双端口(two-port)存储器单元(cell)提供位元线及Vss(或是接地)导线(conductor)的最佳化选路(routing)，以满足先进工艺节点中的快速快取存储器(cache memory)的需求，例如L1快取存储器的需求。

发明内容

本公开实施例提供一种半导体结构。上述半导体结构包括一基板以及位于上述基板上方的多个双端口(TP)SRAM单元的一阵列。上述阵列的双端口SRAM单元中的每一者包括写入端口以及读取端口。写入端口包括第一写入传输闸(W_PG)晶体管、第二写入传输闸晶体管、第一写入下拉(W_PD)晶体管、第二写入下拉晶体管、第一写入上拉(W_PU)晶体管以及第二写入上拉晶体管。读取端口包括读取传输闸(R_PG)晶体管以及读取下拉(R_PD)晶体管。双端口SRAM单元的上述阵列包括第一双端口SRAM单元与第二双端口SRAM单元。第一双端口SRAM单元的写入端口紧邻第二双端口SRAM单元的写入端口。第一双端口SRAM单元的第一写入传输闸晶体管与第二双端口SRAM单元的第一写入传输闸晶体管共享一共同栅极电极。第一双端口SRAM单元的第一写入下拉晶体管的源极/漏极电极与第二双端口SRAM单元的第一写入下拉晶体管的另一源极/漏极电极共享一共同源极/漏极接点。第一双端口SRAM单元包括第一Vss导线，第一Vss导线经由第0层级通孔连接至上述共同源极/漏极接点。第二双端口SRAM单元包括第一写入字元线着陆垫，第一写入字元线着陆垫经由栅极通孔连接至上述共同栅极电极。第一Vss导线以及第一写入字元线着陆垫位在第一金属层处。