[发明专利]半导体结构的制造方法

说明书

一种半导体结构的制造方法，包括提供具有半导体基板的工件，半导体基板包括第一和第二电路区；形成在第一电路区中的第一有源区和在第二电路区上的第二有源区；形成在第一有源区上的具有第一栅极间距的第一栅极堆叠和在第二有源区上的具有第二栅极间距的第二栅极堆叠，第二栅极间距与第一栅极间距不同；执行离子注入以引入掺杂物质到第一有源区；执行蚀刻工艺，从而使第一有源区的第一源极/漏极区和第二有源区的第二源极/漏极区凹陷；以及外延成长在第一源极/漏极区内的第一源极/漏极特征和在第二源极/漏极区内的第二源极/漏极特征。

技术领域

本公开涉及一种半导体结构的制造方法，尤其涉及具有注入增强应变源 极/漏极的半导体结构的制造方法。

背景技术

集成电路已经发展到具有更小特征尺寸的先进技术，例如16nm、9nm、 7nm、5nm和3nm。在这些先进技术中，装置(例如场效晶体管)会缩小， 并因此引发各种问题。举例来说，源极/漏极特征的尺寸变化会导致短通道问 题、接面漏电以及源极/漏极电阻、寄生电容和晶体管导通电流(on-current) 的变化。这最终会影响电路设计目标(包括功率、效能和电路封装密度)、 装置跨芯片一致性(device across-chip uniformity)和制造余量(fabrication margin)。因此，需要一种用于具有源极/漏极特征的场效晶体管的集成电路的结构和方法来解决这些问题以增强电路效能和制造。

发明内容

本公开提供一种半导体结构的制造方法。半导体结构的制造方法包括提 供具有半导体基板的工件，半导体基板具有第一电路区和第二电路区；形成 在第一电路区内的第一有源区和在第二电路区内的第二有源区；形成在第一 有源区上的第一栅极结构和在第二有源区上的第二栅极结构，第一栅极结构 具有多个第一栅极堆叠，第一栅极堆叠具有第一栅极间距，并且第二栅极结 构具有多个第二栅极堆叠，第二栅极堆叠具有与第一栅极间距不同的第二栅 极间距；形成覆盖第二有源区的第一图案化掩模；在第二有源区被第一图案 化掩模覆盖时，引入掺杂物质到第一有源区；移除第一图案化掩模；执行蚀 刻工艺，从而使第一有源区的多个第一源极/漏极区和第二有源区的多个第二 源极/漏极区凹陷；以及在第一源极/漏极区和第二源极/漏极区凹陷后，外延 成长在第一源极/漏极区内的多个第一源极/漏极特征和在第二源极/漏极区 内的多个第二源极/漏极特征。

本公开提供一种半导体结构的制造方法。半导体结构的制造方法包括提 供具有半导体基板的工件，半导体基板包括第一电路区和第二电路区；形成 在第一电路区中的第一有源区和在第二电路区上的第二有源区；形成在第一 有源区上的具有第一栅极间距的多个第一栅极堆叠和在第二有源区上的具 有第二栅极间距的多个第二栅极堆叠，第二栅极间距与第一栅极间距不同； 执行离子注入以引入掺杂物质到第一有源区；执行蚀刻工艺，从而使第一有 源区的多个第一源极/漏极区以第一蚀刻速率凹陷，并且使第二有源区的多个 第二源极/漏极区凹陷；以及外延成长在第一源极/漏极区内的多个第一源极/ 漏极特征和在第二源极/漏极区内的多个第二源极/漏极特征。

本公开提供一种半导体结构的制造方法。半导体结构的制造方法包括提 供具有半导体基板的工件，半导体基板具有第一电路区、第二电路区和第三 电路区；形成在第一电路区内的第一有源区、在第二电路区内的第二有源区 以及在第三电路区内的第三有源区；形成在第一有源区上的多个第一栅极堆 叠、在第二有源区上的多个第二栅极堆叠以及在第三有源区上的多个第三栅 极堆叠，其中第一栅极堆叠具有第一栅极间距，第二栅极堆叠具有大于第一 栅极间距的第二栅极间距，并且第三栅极堆叠具有大于第二栅极间距的第三 栅极间距；形成覆盖第二有源区和第三有源区的第一图案化掩模；在第二有 源区和第三有源区被第一图案化掩模覆盖时，引入掺杂物质到第一有源区； 执行蚀刻工艺，从而使第一有源区的多个第一源极/漏极区、第二有源区的多 个第二源极/漏极区以及第三有源区的多个第三源极/漏极区凹陷；以及执行 外延成长，从而形成在第一源极/漏极区内的多个第一源极/漏极特征、在第 二源极/漏极区内的多个第二源极/漏极特征以及在第三源极/漏极区内的多 个第三源极/漏极特征。

附图说明