[发明专利]一种碳化硅功率半导体器件及其制备方法

说明书

本发明公开了一种碳化硅功率半导体器件及其制备方法，在保证现有技术中减小源极欧姆接触电阻，降低器件功率损耗的前提下，通过调整源区的布局和自对准注入方式，不采用刻蚀方式，保证了第一源区和第二源区显露出的表面平整，形成了良好的源极接触层，解决了各向异性刻蚀露出部分第一源区表面不平整导致源极接触层接触不良问题，同时也解决了在工艺特征尺寸越来越小的情况下出现过刻蚀到第一源区问题，减少了工艺带来的的误差，增加了器件可靠性性能。

技术领域

本发明涉及一种半导体器件及制备方法，具体涉及一种功率半导体器件及其制备方法。

背景技术

近年来，为了实现高击穿电压、高频率、高温环境下应用的半导体器件，已经开始采用碳化硅作为新一代半导体器件的材料，并且已经在开关稳压电源、高频加热、电动汽车以及功率放大器等诸多领域取得了广泛的应用。碳化硅是一种比硅半导体材料能带间隙大的宽带隙半导体，也是唯一一种能够直接热氧化形成SiO₂栅绝缘层的宽带隙半导体材料。碳化硅金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)具有导通电阻低、开关速度快、温度可靠性高等优势，有望成为下一代高压功率开关器件。

如图1所示的一种碳化硅功率半导体结构中，01为N++型衬底、02为N-型漂移层、03为P-型掺杂层、04为P++型第一源区、05为N++型第二源区、06为栅氧化层、07为栅极多晶硅层、08为包裹覆盖在所述的栅极上部和侧边的介质层、09为源极接触层、10为漏极、11为金属源极。其通过现在P-型掺杂层03中形成P++型第一源区04，使得P-型掺杂层03的欧姆接触面积增大，从而减小了功率半导体器件源极欧姆接触电阻，进而降低了器件功率的损耗。但如图1的结构中会采用刻蚀工艺刻蚀掉部分N++型第二源区05以露出P++型第一源区04，形成台阶式形状，这种异向刻蚀会导致梯形图形或者底部即第一源区04露出的表面不平，如图2所示，而这会导致后面工艺形成的源极接触层09接触不良，而且随着工艺特征尺寸越来越小，很有可能造成过刻蚀到第一源区04，极大的影响了器件可靠性性能。

发明内容

发明目的：针对上述现有技术，提出一种碳化硅功率半导体器件及其制备方法，解决异向刻蚀导致第一源区表面不平整而影响源极接触层接触不良的问题。

技术方案：一种碳化硅功率半导体器件，包括B++型衬底，所述B++型衬底的上表面设有B型外延层，所述B型外延层的上表面设有B-型漂移区，所述B-型漂移区的上表面左右两边分别向下离子注入形成A-型掺杂区，所述B-型漂移区的上表面设有栅氧化层，所述栅氧化层的上表面设有栅极多晶硅，所述栅极多晶硅横跨于左右两边的A-型掺杂区的部分区域以及之间的B-型漂移区，所述栅极多晶硅两侧的所述A-型掺杂区的上表面分别进行重掺杂形成A++型第一源区，所述A++型第一源区的上表面位于所述栅极多晶硅两侧的部分区域向下反型掺杂形成B++型第二源区，所述栅极多晶硅的上表面和侧面设有介质层，在所述A++型第一源区和B++型第二源区显露的上表面设有源极接触层，并在所述源极接触层和所述介质层的上表面淀积金属形成金属源极，所述B++型衬底的下表面设有漏极。

进一步的，所述A-型掺杂区的深度H4为1.0～2.5um，掺杂浓度为1×10¹⁶～9×10¹⁷cm^-3。

进一步的，所述A++型第一源区的底部距离所述A-型掺杂区底部的距离H1为0.5～1.5um，所述A++型第一源区的深度H2为0.5～1um，掺杂浓度为1×10¹⁹～5×10²¹cm^-3。

进一步的，所述B++型第二源区的深度H3为0.1～0.5um，掺杂浓度为1×10¹⁹～5×10²¹cm^-3，所述B++型第二源区的长度为所述A++型第一源区长度的1/2。