[发明专利]一种碳化硅功率半导体器件及其制备方法

权利要求书

1.一种碳化硅功率半导体器件，其特征在于，包括B++型衬底（201），所述B++型衬底（201）的上表面设有B型外延层（201A），所述B型外延层（201A）的上表面设有B-型漂移区（202），所述B-型漂移区（202）的上表面左右两边分别向下离子注入形成A-型掺杂区（203），所述B-型漂移区（202）的上表面设有栅氧化层（206），所述栅氧化层（206）的上表面设有栅极多晶硅（207），所述栅极多晶硅（207）和所述栅氧化层（206）均横跨于左右两边的A-型掺杂区（203）的部分区域以及之间的B-型漂移区（202），所述栅极多晶硅（207）两侧的所述A-型掺杂区（203）的上表面分别进行重掺杂形成A++型第一源区（204），所述A++型第一源区（204）的上表面位于所述栅极多晶硅（207）两侧的部分区域向下反型掺杂形成B++型第二源区（205），所述栅极多晶硅（207）的上表面和侧面以及所述栅氧化层（206）的侧面均设有介质层（208），在所述A++型第一源区（204）和B++型第二源区（205）显露的上表面设有源极接触层（209），并在所述源极接触层（209）和所述介质层（208）的上表面淀积金属形成金属源极（211），所述B++型衬底（201）的下表面设有漏极（210）。

2.根据权利要求1所述的碳化硅功率半导体器件，其特征在于，所述A-型掺杂区（203）的深度H4为1.0～2.5um，掺杂浓度为1×10¹⁶～9×10¹⁷cm^-3。

3.根据权利要求2所述的碳化硅功率半导体器件，其特征在于，所述A++型第一源区（204）的底部距离所述A-型掺杂区（203）底部的距离H1为0.5～1.5um，所述A++型第一源区（204）的深度H2为0.5～1um，掺杂浓度为1×10¹⁹～5×10²¹cm^-3。

4.根据权利要求3所述的碳化硅功率半导体器件，其特征在于，所述B++型第二源区（205）的深度H3为0.1～0.5um，掺杂浓度为1×10¹⁹～5×10²¹cm^-3，所述B++型第二源区（205）的长度为所述A++型第一源区（204）长度的1/2。

5.一种碳化硅功率半导体器件的制备方法，其特征在于，包括如下步骤：

步骤1：在B++型衬底（201）上外延生长B型外延层（201A），在所述B型外延层（201A）的上表面形成B-型漂移区（202）；

步骤2：根据图形化掩膜版，通过氧化、涂胶、显影、离子注入步骤在所述B-型漂移区（202）的左右两边分别向下轻掺杂离子注入形成A-型掺杂区（203）；

步骤3：洗掉器件表面的光刻胶，根据图形化掩膜版，在所述B-型漂移区（202）的上表面淀积氧化物质形成栅氧化层（206），随后在所述栅氧化层（206）的上表面淀积生长形成栅极多晶硅（207），所述栅极多晶硅（207）和所述栅氧化层（206）均横跨于左右两边的A-型掺杂区（203）的部分区域以及之间的B-型漂移区（202）；

步骤4：在所述栅极多晶硅（207）两侧的所述A-型掺杂区（203）的上表面分别进行重掺杂形成A++型第一源区（204）；

步骤5：根据图形化掩膜版，通过氧化、涂胶，显影、离子注入步骤分别在所述A++型第一源区（204）的上表面位于所述栅极多晶硅（207）两侧的部分区域向下反型掺杂形成B++型第二源区（205）；

步骤6：洗掉器件表面的光刻胶和氧化层，通过图形化掩膜版，在所述栅极多晶硅（207）上表面和侧面以及所述栅氧化层（206）的侧面均淀积介质层（208），并对所述介质层（208）表面进行平坦化处理；

步骤7：通过图形化掩膜版在所述A++型第一源区（204）和B++型第二源区（205）显露的上表面淀积形成源极接触层（209）；

步骤8：在所述B++型衬底（201）的下表面淀积金属形成漏极（210），并在所述源极接触层（209）和所述介质层（208）的上表面淀积金属形成金属源极（211）。