[发明专利]半导体装置的制造方法

说明书

实施方式的半导体装置的制造方法具有如下工序：将第1半导体元件载置在衬底上；及将板状部件与第1粘着层积层而成的部件收容在筒夹中，且将已加热的第1粘着层压合在载置有第1半导体元件的衬底上。筒夹在收容板状部件与第1粘着层积层而成的部件的面具有杨氏模量较高的部件与杨氏模量较低的部件。

[相关申请案的引用]

本申请案基于2021年09月09日申请的先行的日本专利申请案第2021-146718号的优先权的利益，且要求其利益，将其全部内容以引用形式包含于此。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术

在以往的将NAND(与非)闪速存储器芯片积层而成的封装中，在利用DAF(DieAttach Film，裸片贴装膜)埋入设置在衬底上的控制器芯片时会使用筒夹。如果利用筒夹进行埋入，则在存在控制器芯片的部分与不存在控制器芯片的部分应力不同，因此有时在控制器芯片上的DAF产生凸部。

发明内容

一个实施方式提供一种内部平坦性较佳的半导体装置的制造方法。

实施方式的半导体装置的制造方法具有如下工序：将第1半导体元件载置在衬底上；及将板状部件与第1粘着层积层而成的部件收容在筒夹中，且将已加热的所述第1粘着层压合在载置有所述第1半导体元件的所述衬底上；且所述筒夹在收容所述板状部件与所述第1粘着层积层而成的部件的面，具备具有第1杨氏模量的第1部件与具有较所述第1杨氏模量低的第2杨氏模量的第2部件。

根据上述构成，可提供内部平坦性较佳的半导体装置的制造方法。

附图说明

图1是实施方式的半导体装置的示意性截面图。

图2是实施方式的半导体装置的制造方法的流程图。

图3是实施方式的半导体装置的制造方法的工序示意截面图。

图4是实施方式的半导体装置的制造方法的工序示意截面图。

图5是表示实施方式的筒夹与第1半导体元件的位置关系的示意截面图。

图6是表示实施方式的筒夹与第1半导体元件的位置关系的示意截面图。

图7是实施方式的筒夹的收容板状部件与第1粘着层积层而成的部件的面的示意图。

图8是实施方式的筒夹的收容板状部件与第1粘着层积层而成的部件的面的示意图。

图9是实施方式的筒夹的收容板状部件与第1粘着层积层而成的部件的面的示意图。

图10是表示实施方式的筒夹与第1半导体元件的位置关系的示意截面图。

图11是实施方式的半导体装置的制造方法的工序示意截面图。

图12是实施方式的半导体装置的制造方法的工序示意截面图。

图13是实施方式的半导体装置的局部示意性截面图。

图14是实施方式的半导体装置的示意性截面图。

图15是实施方式的半导体装置的示意性截面图。

具体实施方式

以下，参照附图对实施方式进行说明。

本说明书中，对若干要素附有多种表述例。

另外，这些表述例只不过是例示，并不否定所述要素能用其它表述来进行表述。此外，对于未附多种表述的要素，也可用其它表述来进行表述。