[发明专利]半导体存储器元件及存储单元

权利要求书

1.一种半导体存储器元件，包含：

基底；

多条元件线，包含沿第一方向平行延伸的选择栅线、控制栅线、抹除栅线和源极线，其中，所述控制栅线设置在所述抹除栅线与所述选择栅线之间，所述抹除栅线与所述控制栅线合并，且所述源极线位于所述抹除栅线下方的所述基底中，其中，所述多条元件线定义出多个存储单元；

所述多个存储单元的多个漏极掺杂区，设置在所述基底内且邻近所述选择栅线；

多个位线接触，分别设置在所述多个存储单元的所述多个漏极掺杂区上；

所述多个存储单元的多个源极掺杂区，电连接至所述基底中的所述源极线且设置在所述抹除栅线下方；以及

多个源极线接触，分别设置在所述多个存储单元的所述多个源极掺杂区上，其中，所述多个源极线接触在与所述第一方向正交的第二方向上与所述多个位线接触对齐。

2.如权利要求1所述的半导体存储器元件，其中，各个所述多个存储单元包含设置在所述控制栅线下方的浮置栅。

3.如权利要求1所述的半导体存储器元件，其中，在俯视时，所述抹除栅线与所述源极线部分重叠。

4.如权利要求2所述的半导体存储器元件，其中，各个所述多个源极掺杂区与所述浮置栅的第一侧壁相邻设置。

5.如权利要求4所述的半导体存储器元件，其中，还包含：

第一介电层，设置在所述浮置栅与所述控制栅线之间。

6.如权利要求5所述的半导体存储器元件，其中，所述第一介电层包含氧化物-氮化物-氧化物(ONO)介电层。

7.如权利要求5所述的半导体存储器元件，其中，还包含：

第二介电层，设置在所述浮置栅与所述抹除栅线之间。

8.如权利要求7所述的半导体存储器元件，其中，所述第二介电层是氧化硅层。

9.如权利要求7所述的半导体存储器元件，其中，所述第二介电层仅设置在所述浮置栅的第一侧壁上。

10.如权利要求7所述的半导体存储器元件，其中，所述第一介电层比所述第二介电层厚。

11.一种存储单元，包含：

基底；

浮置栅，设置在所述基底上；

控制栅，设置在所述浮置栅上；

第一介电层，设置在所述浮置栅与所述控制栅之间；

抹除栅，与所述控制栅合并，设置在所述浮置栅的第一侧壁上；

第二介电层，设置在所述浮置栅与所述抹除栅之间；

选择栅，设置在所述浮置栅的相对的第二侧壁上；

间隙壁，设置在所述选择栅与所述控制栅之间以及所述选择栅与所述浮置栅之间；

源极掺杂区，设置在所述基底内且邻近所述浮置栅的所述第一侧壁；以及

漏极掺杂区，配置在所述基底内且邻近所述选择栅。

12.如权利要求11所述的存储单元，其中，所述第一介电层比所述第二介电层厚。

13.如权利要求12所述的存储单元，其中，所述第一介电层包含氧化物-氮化物-氧化物(ONO)介电层。

14.如权利要求13所述的存储单元，其中，所述第二介电层是氧化硅层。

15.如权利要求11所述的存储单元，其中，所述抹除栅与所述源极掺杂区部分重叠。

16.如权利要求11所述的存储单元，其中，还包含：

源极线接触，设置在所述源极掺杂区上；以及

位线接触，设置在所述漏极掺杂区上。