[发明专利]BiMOS半导体装置

说明书

本发明提供一种具有沟槽栅极结构的n沟道型BiMOS半导体装置，依次形成n⁺漏极层、交替地接合n^‑漂移层及p柱层的并列pn层、以及由p基极层及n⁺源极层构成的复合层。

技术领域

本发明涉及一种双极金属氧化物(bipolar metal-oxide semiconductor,BiMOS)半导体装置。

背景技术

作为在同一芯片上并联连接双极晶体管及金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)的半导体装置，已知BiMOS半导体装置(例如，参考专利文献1、2)。

并且，作为在同一芯片上将双极晶体管及MOSFET复合化的半导体装置，已知绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor,IGBT)(例如，参考专利文献3)。

此处，作为MOSFET，从高耐压化及大电流容量化的观点出发，可使用纵型元件。并且，作为纵型元件，从电池单体的微细化及低导通电阻化的观点出发，适合应用沟槽栅极结构。

[先行技术文献]

(专利文献)

专利文献1：日本特开昭61-180472号公报

专利文献2：日本特开昭61-225854号公报

专利文献3：日本特开昭60-196974号公报

发明内容

[发明所要解决的问题]

在图1中，示出了以往的具有沟槽栅极结构的n沟道型BiMOS半导体装置。

在BiMOS半导体装置10中，在集/漏电极11上依次形成n⁺漏极层12、n^-漂移层13、以及由p基极层14a及n⁺源极层14b构成的复合层14。并且，在BiMOS半导体装置10中，从复合层14的表面至n^-漂移层13的上部，形成沟槽15，在沟槽15的内部，隔着栅极绝缘膜16形成栅电极17。此处，n⁺源极层14b形成在复合层14的上部的沟槽15的两侧。此外，在BiMOS半导体装置10中，在n⁺源极层14b上形成发射/源电极18，在复合层14的未形成n⁺源极层14b的区域上，与发射/源电极18隔开特定间隔地形成基电极19。

另外，在图1中，使用由虚线表示的半电池单体，对之后的BiMOS半导体装置进行说明。

接着，使用图2，对BiMOS半导体装置10的动作进行说明。另外，在图2中，表示电子电流及空穴电流的线较粗是指电流较大，表示电子电流及空穴电流的线较细是指电流较小。

如图2所示，若在对集/漏电极11施加相对于发射/源电极18来说为正的电压的状态下，对栅电极17施加相对于发射/源电极18来说为正的栅极电压，则在p基极层14a的栅电极17附近形成反转层14c。因此，电子电流21a从集/漏电极11经由n⁺漏极层12、n^-漂移层13、反转层14c及n⁺源极层14b流至发射/源电极18。并且，若在对集/漏电极11施加相对于发射/源电极18来说为正的电压的状态下，向基电极19通入基极电流，则电子电流21b及21c流动，电子电流21d从集/漏电极11经由n⁺漏极层12、n^-漂移层13、p基极层14a及n⁺源极层14b流至发射/源电极18。此外，空穴电流22从p基极层14a流至n^-漂移层13。此处，电子电流21b及21c分别从侧面及下方流入n⁺源极层14b。