[发明专利]阵列基板及其制作方法

说明书

一种阵列基板及其制作方法，阵列基板包括：基底；形成在基底上的扫描线和栅极，栅极与扫描线导电连接；覆盖在扫描线和栅极上的第一绝缘层；形成在第一绝缘层上的漏极、像素电极、源极和数据线，其中像素电极与漏极由第一透明导电层经过图案化处理而形成且两者导电连接，数据线与源极由第二金属层经过图案化处理而形成且两者导电连接，源极与漏极间隔设置形成沟道区；至少覆盖在漏极、沟道区和源极上的金属氧化物半导体层，金属氧化物半导体层填入沟道区并与漏极和源极导电连接；覆盖在金属氧化物半导体层上的绝缘遮光层，绝缘遮光层与金属氧化物半导体层上下重叠设置。本发明的阵列基板及其制作方法不仅节约了成本，还减少了光生漏电现象。

技术领域

本发明涉及显示器设备技术领域，特别是涉及阵列基板及其制作方法。

背景技术

金属氧化物TFT即采用金属氧化物(例如IGZO)作为半导体层的薄膜晶体管，目前，金属氧化物TFT相比低温多晶硅TFT和非晶硅TFT，具有更高电子迁移率、高透光率、低漏电流、低沉积温度、低制造成本等优点而受到广泛关注。然而，在金属氧化物TFT结构中，为了防止金属氧化物背沟道的刻蚀损伤，通常采用刻蚀阻挡层(Etch Stop Layer，ESL)结构，来防止背沟道刻蚀损伤，但是需要增加一次光罩，并且在金属氧化物TFT的S/D(源极/漏极)电极制作前，通常进行导体化处理来保证S/D与金属氧化物半导体层间良好的欧姆接触，增加了工艺复杂性和成本，间接降低了金属氧化物的市场竞争力。

发明内容

有鉴于此，本发明提供一种阵列基板及其制作方法，不仅节约了成本，还减少了光生漏电现象。

一种阵列基板，阵列基板包括：

基底；

形成在基底上的扫描线和栅极，栅极与扫描线导电连接；

覆盖在扫描线和栅极上的第一绝缘层；

形成在第一绝缘层上的漏极、像素电极、源极和数据线，其中像素电极与漏极由第一透明导电层经过图案化处理而形成且两者导电连接，数据线与源极由第二金属层经过图案化处理而形成且两者导电连接，源极与漏极间隔设置形成沟道区；

至少覆盖在漏极、沟道区和源极上的金属氧化物半导体层，金属氧化物半导体层填入沟道区并与漏极和源极导电连接；

覆盖在金属氧化物半导体层上的绝缘遮光层，绝缘遮光层与金属氧化物半导体层上下重叠设置。

在本发明的实施例中，上述源极和数据线的下方还重叠设置有所述第一透明导电层。

在本发明的实施例中，上述金属氧化物半导体层覆盖在所述漏极、所述沟道区和所述源极上；或者，所述金属氧化物半导体层覆盖在所述漏极、所述沟道区、所述源极和所述数据线上。

在本发明的实施例中，上述金属氧化物半导体层在所述基底上的正投影与所述绝缘遮光层在所述基底上的正投影相重合。

在本发明的实施例中，上述绝缘遮光层由氧化钼或者氮化铜制成。

一种阵列基板的制作方法，制作方法包括：

提供基底；

在基底上形成第一金属层，对第一金属层进行图形化处理，使第一金属层形成扫描线和栅极，扫描线和栅极导电连接；

在基底上形成覆盖扫描线和栅极的第一绝缘层；

在第一绝缘层上形成第一透明导电层和第二金属层，对第一透明导电层和第二金属层进行图形化处理，使第一透明导电层形成漏极和像素电极，使第二金属层形成源极和数据线，像素电极与漏极导电连接，数据线与源极导电连接，源极与漏极间隔设置形成沟道区；