[发明专利]集成电路装置及其制造方法及位元单元阵列

说明书

一种集成电路装置及其制造方法及位元单元阵列，集成电路(integrated circuit，IC)装置包括晶体管及可程序化结构区域。晶体管区域包括用以接收参考电压的源极结构、漏极结构的第一部分、及在源极结构与漏极结构的第一部分之间定位并且用以接收启用信号的栅电极。可程序化结构区域包括漏极结构的第二部分、用以接收操作电压的第一信号线、第二信号线、在第一信号线下面并且电性连接到第一信号线的栅极通孔、及在漏极结构的第二部分与第二信号线之间定位并且电性连接到漏极结构的第二部分及第二信号线的漏极通孔。第一信号线包括栅极通孔位置的部分及第二信号线包括漏极通孔位置的部分在IC装置的相同金属层中平行定位。

技术领域

本揭示是关于一种集成电路装置。

背景技术

集成电路(Integrated circuit，IC)有时包括一次性可程序化(one-time-programmable，OTP)记忆体元件以提供非挥发性记忆体(non-volatile memory，NVM)，其中当IC断电时不丢失数据。OTP记忆体是允许将数据写入记忆体一次的NVM类型。一旦已经程序化记忆体，其在电力丢失之后保持其值。

发明内容

本揭示的一实施例提供一种集成电路装置，包含一晶体管区域及一可程序化结构区域。晶体管区域包含一源极结构、一漏极结构的一第一部分及一栅电极。源极结构用以接收一参考电压。栅电极在该源极结构与该漏极结构的该第一部分之间定位，并且用以接收一启用信号。可程序化结构区域包含该漏极结构的一第二部分、一第一信号线、一第二信号线、一栅极通孔及一漏极通孔。第一信号线用以接收一操作电压。栅极通孔在该第一信号线下面并且电性连接到该第一信号线。漏极通孔在该漏极结构的该第二部分与该第二信号线之间定位并且电性连接到该漏极结构的该第二部分及该第二信号线。其中该第一信号线包括该栅极通孔的位置的一部分以及该第二信号线包括该漏极通孔的位置的一部分在该集成电路装置的一相同金属层中平行定位。

本揭示的另一实施例提供一种位元单元阵列，包含一第一行及一第二行。第一行包含第一晶体管区域及第二晶体管区域及在该第一晶体管区域及该第二晶体管区域之间的一第一可程序化结构区域。第二行包含第三晶体管区域及第四晶体管区域及在该第三晶体管区域及该第四晶体管区域之间的一第二可程序化结构区域。该第一晶体管区域至该第四晶体管区域包含相应的第一漏极结构至第四漏极结构。该第一可程序化结构区域及该第二可程序化结构区域中的每一者包含多个第一信号线及多个第二信号线、多个第一栅极通孔及多个第二栅极通孔、多个第三信号线及多个第四信号线、一第一漏极通孔及一第二漏极通孔。多个第一信号线及多个第二信号线用以接收相应的多个第一操作电压及多个第二操作电压。多个第一栅极通孔及多个第二栅极通孔分别在该些第一信号线及该些第二信号线下面并且电性连接到该些第一信号线及该些第二信号线。第一漏极通孔电性连接到该第三信号线及对应的该第一漏极结构或该第二漏极结构。第二漏极通孔电性连接到该第四信号线及对应的该第三漏极结构或该第四漏极结构。该第一信号线包括该第一栅极通孔的位置的一部分及该第三信号线包括该第一漏极通孔的位置的一部分在一第一金属层中平行布置，并且该第二信号线包括该第二栅极通孔的位置的一部分及该第四信号线包括该第二漏极通孔的位置的一部分在该第一金属层中平行布置。

本揭示的另一实施例提供一种制造一集成电路装置的方法，该方法包含：在相应的多个第一主动区域及多个第二主动区域上形成多个第一漏极结构及多个第二漏极结构；在该些第一主动区域及该些第二主动区域之间的相应的该些第一漏极结构及该些第二漏极结构上形成多个第一漏极通孔及多个第二漏极通孔；在该些第一主动区域及该些第二主动区域之间的多个栅极结构上形成多个第一栅极通孔及多个第二栅极通孔，该些栅极结构垂直于该些第一主动区域及该些第二主动区域延伸；在该些第一漏极通孔及该些第二漏极通孔上建构多个第一信号线及多个第二信号线，该些第一信号线及该些第二信号线在该些第一主动区域及该些第二主动区域之间平行延伸；在该些第一栅极通孔及该些第二栅极通孔上建构多个第三信号线及多个第四信号线，该些第三信号线及该些第四信号线在该些第一信号线及该些第二信号线之间平行延伸；以及建构覆盖并且电性连接到该些第三信号线及该些第四信号线中的每一者的一金属区段。