[发明专利]一种半导体结构及其制造方法

说明书

本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；在所述晶圆上形成光刻胶；采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。

技术领域

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

半导体结构，例如晶圆，通常包括位于边缘区域的非完整芯片区。当在所述晶圆上方刻蚀形成电容孔时，由于形成在所述非完整芯片区上方的膜层厚度较薄、形貌较差，且在刻蚀时蚀刻速率较快等原因，形成在所述非完整芯片区上方的电容孔容易出现过刻蚀的现象，进而导致最终形成的部分电容柱倒塌或剥落，影响半导体结构的良率。

在现有技术中，通常采用晶圆边缘曝光(Litho Edge Exposure，LEE)工艺将所述非完整芯片区遮住，以避免在所述非完整芯片区上形成电容孔。然而，所述LEE工艺存在无法进行套刻精度(Over Lay，OVL)量测、补偿以及成本过高等缺点。

发明内容

本公开实施例提供一种半导体结构的制造方法，包括：

提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；

在所述晶圆上形成光刻胶；

采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；

对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；

对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。

在一些实施例中，所述光刻胶为正性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第一能量的值小于所述光刻胶的激活阈值，所述第二能量的值大于或等于所述光刻胶的激活阈值。

在一些实施例中，分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第一能量，将辐射至所述完整芯片区的光束的能量设置为第二能量。

在一些实施例中，所述第一能量的值为0。

在一些实施例中，所述光刻胶为负性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第三能量的值大于或等于所述光刻胶的激活阈值，所述第四能量的值小于所述光刻胶的激活阈值。

在一些实施例中，分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第三能量，将辐射至所述完整芯片区的光束的能量设置为第四能量。

在一些实施例中，在所述晶圆上形成光刻胶之前，所述方法还包括：在所述晶圆上形成掩模叠层。

在一些实施例中，所述掩模叠层包括目标掩模层、第一掩模层以及第二掩模层；形成所述掩模叠层包括：在所述晶圆上形成目标掩模层；在所述目标掩模层上形成第一掩模层；在所述第一掩模层上形成第二掩模层。