[发明专利]半导体器件及其制作方法

说明书

一种制作半导体器件的方法包括在衬底上形成第一半导体层堆叠。第一半导体层堆叠包括交替的第一半导体条带与第二半导体条带。所述方法还包括移除第一半导体条带，以在第一半导体层堆叠中的第二半导体条带之间形成空隙。所述方法还包括在所述空隙中沉积介电结构层及第一导电填充材料以环绕第二半导体条带。此外，所述方法包括：移除第二半导体条带以形成第二组空隙；以及在所述第二组空隙中沉积第二导电填充材料。在一些实施例中，第一导电填充材料及第二导电填充材料被配置成形成电容器的第一电极及第二电极。

技术领域

本公开涉及一种半导体器件及其制作方法。

背景技术

随着半导体技术的进步，对更快的器件及更高的储存容量的需求越来越大。半导体行业持续使半导体器件的尺寸微缩化，而微缩化晶体管。举例而言，晶体管可为其中形成有沟道区及源极/漏极区且具有大高宽比的半导体鳍的鳍场效晶体管(fin field effecttransistor，finFET)。栅极结构形成在鳍的侧之上且沿着鳍的侧边延伸(例如，包绕鳍)，从而提供增大沟道表面积的优点。

为使存储器单元(memory cell)微缩化，半导体行业一直在减小侧向器件尺寸以减小器件尺寸，同时增大垂直尺寸以增大存储器电荷储存。半导体行业还一直在探索用于改善存储器性能的新架构及新材料。

此种微缩化已增加了半导体制造工艺的复杂性。由于器件特征大小持续减小，制作工艺继续变得更加难以实行。因此，非常需要改善的存储器器件技术。

发明内容

本公开的一态样提供一种制作半导体器件的方法，包括：分别在衬底上的第一器件区及第二器件区中形成第一堆叠结构及第二堆叠结构，所述第一堆叠结构及所述第二堆叠结构中的每一者包括多个第一半导体条带与多个第二半导体条带的交替堆叠；移除所述多个第一半导体条带，以在所述第一器件区及所述第二器件区二者中的所述多个第二半导体条带之间形成多个第一空隙；在所述多个第一空隙中沉积第一介电结构层及第二介电结构层，以分别环绕所述第一器件区及所述第二器件区中的所述多个第二半导体条带，其中所述第一介电结构层不同于所述第二介电结构层；在所述多个第一空隙中的所述第一介电结构层及所述第二介电结构层之上沉积第一导电填充材料，以分别环绕所述第一器件区及所述第二器件区中的所述多个第二半导体条带；在所述第一器件区中，移除所述第一介电结构层的多个部分之间的所述多个第二半导体条带以形成多个第二空隙；以及在所述第一器件区中，在所述第一介电结构层的所述多个部分之间的所述多个第二空隙中沉积第二导电填充材料；由此所述第一导电填充材料及所述第二导电填充材料在所述第一器件区中形成存储器器件的第一电极及第二电极，且所述第一导电填充材料在所述第二器件区中形成全环绕栅极晶体管的栅极电极。

本公开的另一态样提供一种制作半导体器件的方法，包括：在衬底上的第一器件区中形成第一半导体层堆叠，所述第一半导体层堆叠包括多个第一半导体条带与多个第二半导体条带的交替堆叠；移除所述多个第一半导体条带，以在所述第一半导体层堆叠中的所述多个第二半导体条带之间形成多个第一空隙；在所述多个第一空隙中沉积第一介电结构层以环绕所述多个第二半导体条带；在所述多个第一空隙中沉积第一导电填充材料以环绕所述第一介电结构层及所述多个第二半导体条带；移除所述多个第二半导体条带以在所述第一介电结构层的多个部分之间形成多个第二空隙；以及在所述多个第二空隙中沉积第二导电填充材料，由此所述第一导电填充材料及所述第二导电填充材料被配置成在所述第一器件区中形成存储器器件的第一电极及第二电极。

本公开的又一态样提供一种半导体器件，包括：导电电极条带堆叠，设置在衬底的第一器件区中，所述导电电极条带叠导中的多个导电条带彼此隔开；第一介电结构层，包绕在所述导电电极条带堆叠周围；以及导电电极层，包绕在所述第一介电结构层及所述导电电极条带堆叠周围。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，图中各种特征并未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。