[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置及其制造方法。本公开提供一种具有隔离结构的半导体封装，所述隔离结构包括填充有介电材料的隔离沟槽，其中所述隔离结构横穿经隔离半导体裸片的厚度。

技术领域

本公开涉及一种隔离结构，其中多个半导体裸片集成于半导体封装内。在另一方面中，本公开涉及一种半导体封装。

背景技术

半导体裸片通常在放置于印刷电路板(PCB)上之前进行封装。一个共用封装形式使用了引线框架，其中将裸片线接合到引线框架指状物。另一封装形式通过将金属凸块电极放置在芯片表面上并直接将电极附接到PCB来避免线接合。两种封装形式都涉及拾取及放置过程且在封装中或在PCB上需要进行长时间布线以进行互连。

已尝试集成需要与晶片中的邻近裸片电隔离的个别裸片。一种方法是通过在邻近裸片之间注入及扩散相关联类型的掺杂剂来引入经适当偏置的p-n结结构，从而阻挡表面附近的邻近半导体裸片之间的电流。然而，大量表面积可能被浪费在p-n结结构的形成上。具体来说，xμm p-n结的深度需要至少2xμm宽度的表面积来计算横向扩散。此外，p-n结结构的形成涉及耗时的扩散过程。

另一方法是采用绝缘体上半导体(SOI)技术加上邻近裸片之间的沟槽隔离，这样每一裸片在底部处以及在四个侧上都被氧化物包围。形成于裸片的底部侧处的氧化物被埋入于半导体衬底中，这涉及复杂的制造过程。有鉴于此，现有技术在大多数应用中并不具成本效益。

发明内容

本公开提供一种具有隔离结构的半导体装置，所述隔离结构包括填充有介电材料的隔离沟槽，其中所述隔离结构横穿所述经隔离半导体裸片的厚度。

在本公开的一个方面中，端子节点安置在所述半导体裸片的同一侧上，其中每一经隔离半导体裸片内的电流主要平行于裸片表面。

在本公开的一个方面中，为了图解说明目的而将二极管用作电路元件，其中所述端子节点在所述半导体裸片的阴极区域上包含阴极且在所述半导体裸片的阳极区域上包含阳极。

还可使用包含MOSFET的其它电路元件且所述其它电路元件受益于本发明。

在本公开的一个方面中，从单片式裸片开始，将所述经隔离半导体裸片制作为单元。

在本公开的一个方面中，所述经隔离半导体裸片内部地连接到集成电路中并被封装为可以覆晶形式容易地放置在PCB上的模块。

在本公开的实施例中，所述隔离结构通过采取前端蚀刻工艺而形成，其中所述隔离沟槽填充有介电材料，例如具有或不具有热氧化物的氧化硅或多晶硅。

在本公开的另一实施例中，所述隔离结构通过采取后端蚀刻工艺而形成，其中所述隔离沟槽填充有另一介电材料，例如环氧树脂。

在本公开的仍另一实施例中，所述隔离结构通过采取前端蚀刻工艺与后端蚀刻工艺结合而形成，其中分别形成第一隔离结构及第二隔离结构。

在本公开的仍另一实施例中，将填充有金属的沟道引入于所述衬底的所述阴极区域中，其中所述沟道通过从所述衬底的所述底部向上挖掘直到所述衬底与所述外延层之间的结而形成。另一选择是，所述沟道可延伸直到突出到所述外延层中的高度。

在本公开的实施例中，所述半导体裸片用硅构建以进行演示。然而，包含化合物半导体(例如GaN或SiC)的其它半导体材料可用于本发明中。

所公开隔离结构可提供足够电隔离而不占用用于进行交换的裸片的大量表面积。另外，所述所公开隔离结构通过使用典型沟槽及填充工艺而制造并且因此没有先进或昂贵工艺。在另一方面中，所述所公开半导体装置以集成方式制造，其中可避免重复的拾取及放置过程以及冗长的布线过程。

为了使本公开的上述特征及优点更明显及易于理解，下文结合附图具体描述各实施例。

附图说明