[发明专利]一种存储器及其制备方法

说明书

本申请公开了一种存储器，包括底电路层；设于底电路层上表面的底电极；设于底电极四周的氧化层；设于底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；设于金属硬掩膜层上表面的顶电路层。本申请中的存储器在底电极的四周设置有氧化层，即底电极侧侧壁被完全氧化，在存储单元层刻蚀过程中减少因反溅射而出现短路的状况，提升存储器的性能和良率，且由于底电极关键尺寸较大，嵌套精度卡控更为宽松且使得底电极图形化工艺实现难度显著降低；氧化层的厚度可控，可以根据存储单元层的尺寸进行调节，兼容不同尺寸的存储单元。本申请还提供一种制备方法。

技术领域

本申请涉及半导体领域，特别是涉及一种存储器及其制备方法。

背景技术

磁性随机存储器(magnetic random access memory，简称MRAM)是一种非易失性磁性随机存储器，具有高速读取写入、高集成度的特点。

MRAM在制备过程中采用离子束刻蚀对MRAM存储单元进行刻蚀，垂直刻蚀可以有效清除刻蚀反溅，从而降低短路失效比例，提升器件性能和良率。有效的垂直刻蚀需要底电极在过度刻蚀时不暴露，来避免反溅源。基于上述限制，随着存储单元尺寸的缩小，底部电极需要同步与存储单元微缩，且尺寸小于存储单元，制作工艺受限，同时对嵌套精度控制要求更为苛刻。

因此，如何解决上述技术问题应是本领域技术人员重点关注的。

发明内容

本申请的目的是提供一种存储器及其制备方法，以在提升器件性能和良率的情况下，简化工艺。

为解决上述技术问题，本申请提供一种存储器，包括：

底电路层；

设于所述底电路层上表面的底电极；

设于所述底电极四周的氧化层；

设于所述底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；

设于所述金属硬掩膜层上表面的顶电路层。

可选的，当所述底电路层与所述底电极连接处为铜导电体时，所述铜导电体的上表面位于所述底电极的下表面在水平面的投影区域范围内。

可选的，当所述底电路层与所述底电极连接处为非铜导电体时，所述底电极的下表面位于所述非铜导电体的上表面的区域范围内。

可选的，还包括：

设于所述存储单元层和所述金属硬掩膜层周围的绝缘保护层。

本申请还提供一种存储器制备方法，包括：

在底电路层的上表面形成底电极；

对所述底电极的表面进行氧化处理，在所述底电极表面形成氧化层；

去除位于所述底电路层的上表面的所述氧化层，使所述底电极的四周保留有所述氧化层；

在所述底电极的上表面形成由下至上层叠的存储单元层和金属硬掩膜层；

刻蚀所述存储单元层并引入过刻蚀；

在所述金属硬掩膜层的上表面形成顶电路层。

可选的，所述对所述底电极的表面进行氧化处理包括：

使用过氧化物溶液对所述底电极的表面进行氧化处理。

可选的，所述对所述底电极的表面进行氧化处理包括：

在刻蚀腔体内将气体电离出等离子体，并用所述等离子体对所述底电极的表面进行氧化处理，其中，所述气体为氧气，或者，氧气和惰性气体的混合气体。

可选的，所述对所述底电极的表面进行氧化处理包括：