[发明专利]一种半导体结构及其制造方法

说明书

本发明提供一种半导体结构及其制造方法，提供衬底，衬底表面具有凸出的多个鳍部、覆盖鳍部底部侧壁的沟槽隔离结构以及覆盖浅沟槽隔离结构表面和鳍部表面的氮化硅层；刻蚀去除氮化硅层；淀积一层碳涂层，碳涂层覆盖浅沟槽隔离结构的表面；刻蚀去除位于浅沟槽隔离结构上方的鳍部；利用碳涂层剥除工艺去除碳涂层；利用湿法清洗工艺去除衬底表面残留的刻蚀物；在剩余的鳍部表面磊晶生长一磊晶结构。本发明通过增加碳涂层保护浅沟槽隔离结构，减小了浅沟槽隔离结构在刻蚀工艺中的损失，降低了栅极底部漏电和鳍侧边裸露造成磊晶缺陷问题产生的风险，提高了器件性能。并且，解决了硅刻蚀刻蚀量受限制的问题，使得硅刻蚀可以更有效的调整刻蚀轮廓。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种半导体结构及其制造方法。

背景技术

在FinFET工艺中，磊晶前需进行多步骤的刻蚀工艺，刻蚀与清洁后再进行SiGe或SiP的磊晶，成长于刻蚀后的鳍部上。但由于刻蚀工艺，如硅(fin)刻蚀需要空出足够大的体积给予磊晶成长，因此会有较大的刻蚀量。而较大的刻蚀量会导致硅(fin)周围浅沟槽隔离结构(STI)损失严重。当STI损失的量较大时，则会有以下两种风险：

一、STI损失过多使得电流经由栅极底部漏电；

二、STI损失过多造成fin侧边裸露，导致磊晶成长于fin与STI底部。这两种风险皆会导致器件失效。

发明内容

有鉴于此，本发明提供一种半导体结构及其制造方法，用以解决磊晶制程前刻蚀工艺造成STI损失过大而导致器件失效的问题。

本发明提供一种半导体结构的制造方法，包括以下步骤：

步骤一、提供衬底，所述衬底表面具有凸出的多个鳍部、覆盖所述鳍部底部侧壁的沟槽隔离结构以及覆盖所述浅沟槽隔离结构和所述鳍部表面的氮化硅层；

步骤二、刻蚀去除所述氮化硅层；

步骤三、淀积一层碳涂层，所述碳涂层覆盖所述浅沟槽隔离结构的表面；

步骤四、刻蚀去除位于所述浅沟槽隔离结构上方的鳍部；

步骤五、利用碳涂层剥除工艺去除所述碳涂层；

步骤六、利用湿法清洗工艺去除所述衬底表面残留的刻蚀物；

步骤七、在剩余的所述鳍部表面磊晶生长一磊晶结构。

优选地，步骤一中所述鳍部的材料为硅。

优选地，步骤二中所述刻蚀采用干法刻蚀工艺，以所述浅沟槽隔离结构为停止层。

优选地，步骤三中所述碳涂层的厚度为5～20nm。

优选地，步骤七中所述磊晶结构利用分子束磊晶成长、液相磊晶成长或气相磊晶成长方式形成。

优选地，步骤七中形成于每一鳍部上的磊晶结构与其相邻的磊晶结构被间隙所隔开。

本发明还提供一种半导体结构，包括：

衬底；

覆盖所述鳍部底部侧壁的浅沟槽隔离结构；

形成于所述衬底表面具有凸出的磊晶结构的鳍部。

本发明对EPI光刻后、磊晶成长前的刻蚀过程进行改进，在氮化硅(SiN)刻蚀和硅(fin)刻蚀工艺间增加碳涂层(SOC)淀积的工艺，保护STI免受刻蚀损失，提高了器件良率；并且，在STI受保护的情况下，硅刻蚀可以更有效的调整刻蚀轮廓。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：