[发明专利]包括双重化的信号布线结构的半导体封装

说明书

公开了一种包括双重化的信号布线结构的半导体封装，其包括：多个下焊盘；上焊盘；半导体芯片，包括芯片焊盘并配置为通过芯片焊盘发送或接收第一信号；第一布线结构，将芯片焊盘连接到所述多个下焊盘当中的第一下焊盘；以及第二布线结构，将所述多个下焊盘当中的第二下焊盘连接到上焊盘，其中第一下焊盘和第二下焊盘以所述多个下焊盘之间的最小距离彼此分离。

技术领域

本发明构思涉及半导体封装，更具体地，涉及包括双重化的信号布线结构的半导体封装。

背景技术

随着电子工业和用户需求的快速发展，不断期望电子装置被小型化、具有多个功能、并具有大容量(例如，存储容量、处理能力等)，因此，已经使用了包括多个半导体芯片的半导体封装。随着半导体封装中包括的多个半导体芯片的高度集成，印刷电路板已经不能经常容纳多个半导体芯片的高集成度。因此，正在开发其中通过使用中介层(interposer)将多个半导体芯片垂直堆叠或彼此连接的半导体封装。

发明内容

根据本发明构思的一示例性实施方式，一种半导体封装包括：多个下焊盘；上焊盘；半导体芯片，包括芯片焊盘并配置为通过芯片焊盘发送或接收第一信号；第一布线结构，将芯片焊盘连接到所述多个下焊盘当中的第一下焊盘；以及第二布线结构，将所述多个下焊盘当中的第二下焊盘连接到上焊盘，其中第一下焊盘和第二下焊盘以所述多个下焊盘之间的最小距离彼此分离。

根据本发明构思的一示例性实施方式，一种半导体封装包括：基板；第一封装，包括多个下焊盘、上焊盘和第一半导体芯片并安装在基板上，第一半导体芯片包括第一芯片焊盘并配置为通过第一芯片焊盘发送或接收预定义信号；以及第二封装，包括第二半导体芯片并安装在第一封装或基板上，第二半导体芯片由第一半导体芯片控制并配置为通过第二半导体芯片的第二芯片焊盘发送或接收该预定义信号，其中第一封装包括：第一布线结构，将第一芯片焊盘连接到所述多个下焊盘当中的第一下焊盘并传输该预定义信号；以及第二布线结构，将所述多个下焊盘当中的第二下焊盘连接到上焊盘。

根据本发明构思的一示例性实施方式，一种半导体封装包括：多个下焊盘；上焊盘；半导体芯片，包括芯片焊盘并配置为通过芯片焊盘发送或接收第一信号；第一布线结构，将芯片焊盘连接到所述多个下焊盘当中的第一下焊盘；以及第二布线结构，将所述多个下焊盘当中的第二下焊盘连接到上焊盘，其中第一下焊盘和第二下焊盘在半导体封装中彼此物理分离，并且第一布线结构和第二布线结构在半导体封装中彼此物理分离。

附图说明

通过参照附图详细描述本发明构思的实施方式，本发明构思的以上和其他方面将变得更加明显，附图中：

图1A和图1B是根据本发明构思的示例性实施方式的半导体封装的剖视图；

图2A和图2B是根据比较例的示出突柱(stub)结构的半导体封装的剖视图；

图3是根据本发明构思的一示例性实施方式的第一半导体封装的剖视图；

图4A和图4B是根据本发明构思的示例性实施方式的半导体封装的剖视图；

图5A和图5B是根据本发明构思的示例性实施方式的第一半导体封装的球图(ballmap)的底视图；

图6A和图6B是根据本发明构思的示例性实施方式的第一半导体封装的球图的底视图；

图7是根据本发明构思的一示例性实施方式的电子系统的框图；以及

图8是根据本发明构思的一示例性实施方式的通用闪存存储(UFS)系统的框图。

具体实施方式

在下文中，将参照附图描述本发明构思的示例性实施方式。