[发明专利]一种嵌入式半导体随机存取存储器结构及其控制方法

说明书

本发明公开一种嵌入式半导体随机存取存储器结构及其控制方法，属于半导体存储器技术领域。本发明存储器结构包括一个用于存储信息的铁电存储单元和一个连接存储单元的隧穿场效应晶体管，隧穿场效应晶体管用于对所述的铁电存储单元进行控制，进行写操作和读操作。多个所述存储器结构组成半导体存储器阵列，其控制方法包括写0、写1、读取和重写步骤。本发明利用隧穿场效应晶体管单向导通特性和极低漏电流特性，可以降低存储器阵列的操作电压和功耗、提升存储器集成密度，适用于半导体存储器芯片的制造，且其控制方法和电路也较为简单。

技术领域

本发明属于半导体存储器技术领域，具体涉及一种嵌入式随机存取存储器结构及其控制方法。

背景技术

从信息技术发展趋势来看，超低功耗集成电路应用已经成为主流方向。移动计算与通信、智能硬件、物联网、可穿戴式设备、生物医疗芯片等便携式和植入式芯片已经在电子产品占据了较高比例并快速增长。对于这些移动式设备而言，功耗直接影响其用户体验和可靠性。然而，随着集成电路的特征尺寸按照“摩尔定律”不断等比例地减小，集成电路的功耗却一直在上升，静态功耗将逐渐超过动态功耗，成为减缓或者限制半导体技术进一步发展的瓶颈因素。因此，如何降低芯片功耗已经成为集成电路技术的核心问题。

存储器是电子信息处理系统中不可或缺的组成部分。在过去，依靠CMOS工艺的不断进步，存储器的性能得以不断提高。但近年来，一方面，尺寸微缩导致的晶体管漏电问题越来越严重，在增大存储器功耗的同时，恶化了存储单元的保持特性，存储器的发展遇到较为明显的瓶颈；另一方面，人工智能和物联网等领域的快速发展又对存储器的容量、速度以及功耗等性能指标提出了更高的要求。在这样的背景下，由于嵌入式动态随机存取存储器(Embedded Dynamic Random Access Memory，eDRAM)具有高密度、宽带宽以及读取速度快等特点，可提高系统的整体性能，因此，嵌入式动态随机存取存储器在近年来备受关注。

动态随机存取存储器为保持存储信息的正确性，需要刷新操作。存储单元中的晶体管漏电流越大，存储的信息越容易被破坏，刷新操作需要的周期越短，刷新操作带来的功耗越高。为解决这一问题，独立动态随机存取存储器对其存储单元中的晶体管结构进行了特殊设计，比如采用埋栅结构来增加沟道长度，降低漏电流。但独特的晶体管结构设计，增加了与逻辑器件集成、实现嵌入式存储的工艺难度。为此，嵌入式动态随机存取存储器通常采用以下两种方法，一种是1T1C的存储单元结构，控制管T选用同一节点的IO CMOS器件，从而导致单个存储器面积增大、存储容量下降；另一种是采用多T的存储单元结构，用CMOS的栅电容等作为存储电容，但其存储窗口较小，保持性能较差。

然而，隧穿场效应晶体管(TFET,Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)新导通机制，通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得器件导通时，源端价带电子隧穿到沟道导带形成隧穿电流，器件关断时，仅有源端导带少量的电子漂移至漏端导带。因而隧穿场效应晶体管在突破传统MOSFET亚阈值斜率理论极限值的同时，大幅度降低了器件的关态漏电流，具有极低的静态功耗和动态功耗。因此，用隧穿场效应晶体管作为控制管，无需对存储单元进行刷新操作，可以提升存储器的保持特性，进而降低功耗。同时，用于逻辑和存储功能的隧穿场效应晶体管结构相同，且均与现有CMOS工艺兼容，无需增加工艺成本和单个存储器的面积，即可集成在同一块芯片中。

铁电电容比相同体积的介电电容极化强度大，多出了铁电极化的部分。用铁电电容替换介电电容、MOS栅电容等作为存储电容，在同一工艺节点下可以获得更大的存储窗口，从而可以进一步减小单个存储器的面积，增大集成度。由于铁电极化可以在不加电压时保持原有极化强度，且改变此极化强度是电压驱动，只在铁电极化翻转过程中产生电流，因此，用铁电电容作为存储单元具有低功耗和长保持时间等优良特性。另外，铪基铁电材料具有操作电压低、翻转速度快、CMOS工艺兼容性良好以及尺寸微缩性良好等优点，可利用CMOS工艺后端集成的方法制备铪基铁电电容器，与上述隧穿场效应晶体管集成在同一块芯片中。

发明内容